You are on page 1of 9

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERIA

ELECTRONICA LABORATORIO DE CIRCUITOS DIGITALES II


LABORATORIO No. 2 : Circuitos Latch y Flip - Flop
Profesor: Ing. Oscar Casimiro Pariasca
I. OBJETIVO:
1. Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados comercialmente.
2. Identificar las diferencias entre un Flip-Flop y un latch de tipo D.
3. Observar el efecto del reloj en los Flip Flop temporizados y la sincrona de las entradas y salidas.
4. Implementar circuitos utilizando estos dispositivos de almacenamiento.
II. MATERIALES y EQUIPO :
- Protoboard, cables de conexin.
- CI. TTL :7400, 7402, 7404, 7408, 7474, 7475, 7476 (x 2) , otros flip-flops ( 74112)
- Resistencias= 4 x 120 ohm watt; 4 x 1K ohm; leds x 4.
- Fuente de c.c. +5 voltios, generador de pulsos, osciloscopio, VOM.
III. CUESTIONARIO PREVIO
1. Indique la diferencia entre los latches y los flip-flops

Diferencia entre los tipos de flp-flop y latch


Latches y Flip-flops
Los dos tipos de memoria comnmente utilizados en los circuitos de
conmutacin son los latches y los flip-flops.

Un latch es un elemento de memoria cuyas seales de entrada de


excitacin controlan el estado del dispositivo.

Un flip-flop difiere de un latch por el hecho de que tiene una seal


de control llamada reloj. La seal de reloj emite una instruccin al flipflop permitindole cambiar de estado de acuerdo con las seales de
entrada de excitacin. En los latches y los flip-flops, el siguiente estado
queda determinado por las entradas de excitacin.

Un latch cambia de estado de inmediato, segn sus seales de


excitacin de entrada, mientras que un flip-flop espera la seal de su
reloj antes de cambiar de estado.

2. Explicar la diferencia entre circuitos con entradas sncronas y con entradas


asncronas.
Un biestable (flip-flop en ingls), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un
tiempo indefinido en ausencia de perturbaciones.1Esta caracterstica es ampliamente utilizada en electrnica digital para
memorizar informacin. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas
entradas los biestables se dividen en:

Asncronos: solamente tienen entradas de control. El ms empleado es el biestable RS.

Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj.

3. Explique el funcionamiento del flip-flop RS sncrono implementado con puertas


NAND? Cmo deben ser los pulsos de reloj? Muestre con una tabla de verdad

FLIP-FLOP SINCRONIZADO POR RELOJ EN S-R


La figura 5-19(a) muestra el smbolo lgico para un fliP flop sincronizado por reloj en SR que se
dispara por el flanco de pendiente positiva de la seal del reloj. Esto significa que el FF puede cambiar
de estado slo cuando una seal que se aplica a su entrada de reloj realiza la transicin de O a 1. Las
entradas S y R controlan el estado del FF de la misma forma como se describi antes para el latch de
compuerta NOR, pero el FF no responde a estas entradas sino hasta que ocurre la PGT en la seal del
reloj.
La tabla de funciones de la figura 5-19(b) muestra cmo responder la salida del FF a la PGT en la
entrada CLK para las diversas combinaciones de las entradas S y R. Esta tabla de funciones utiliza cierta
nomenclatura nueva. La flecha hacia arriba (a) indica que se requiere una PGT en CU<; la etiqueta Qo
indica el nivel en Q antes de la PGT. Esta nomenclatura se utiliza a menudo por los fabricantes de
circuitos integrados en las hojas de datos de los Cls.
Las formas de onda de la figura 5-19(c) ilustran la operacin del flip-flop S-R sincronizado por reloj. Si
suponemos que se estn cumpliendo los requerimientos para el tiempo de estabilizacin y el tiempo de
retencin en todos los casos, podremos analizar estas formas de onda de Ja siguiente manera:
1. Al principio todas las entradas son O y se asume que la salida Q es O; esto es, Qo= o.

2. Cuando ocurre la PGT del primer pulso de reloj (punto a) las entradas S y R son ambas O, por lo que
el FF no se ve afectado y permanece en el estado Q =O (es decir, Q = Q0).
3. Al ocurrir la PGT del segundo pulso de reloj (punto e) la entrada S ahora est en nivel ALTO, mientras
que R sigue en BAJO. Por ende, el FF se establece para quedar en el estado 1 durante el flanco de subida
de este pulso de reloj.
4. Cuando el tercer pulso de reloj produce su transicin positiva (punto e), encuentra que S = O y R = 1,
lo cual hace que el FF se borre para quedar en el estado O.

S. El cuarto pulso establece el FF una vez ms para quedar en el estado Q = 1 (punto g), ya que S = 1 y R = O
cuando ocurre el flanco positivo.
6. El quinto pulso tambin encuentra que S = 1 y R = O cuando realiza su transicin de pendiente positiva. No
obstante, Q ya se encuentra en nivel ALTO por lo que permanece en ese estado.
7. La condicin S = R = 1 no debe utilizarse, ya que produce una condicin ambigua.
Hay que recalcar de estas formas de onda que el FF no se ve afectado por las transiciones de pendiente
negativa de los pulsos del reloj. Adems, observe que los niveles de S y de R no tienen efecto sobre el FF,
excepto al momento en que ocurre una transicin de pendiente positiva en la seal del reloj. Las entradas S y
R son entradas de control sncronas; controlan el estado al que cambiar el FF cuando ocurra el pulso de reloj.
La entrada CLK es la entrada de disparo, la cual hace que el FF cambie de estado de acuerdo con el nivel de
las entradas S y R cuando ocurre la transicin activa del reloj.
La figura 5-20 muestra el smbolo y la tabla de funciones para un flip-flop sincronizado por reloj en S-R que
se dispara con la transicin de pendiente negativa en su entrada CLK. El pequeo crculo y el pequeo
tringulo en la entrada CLK indican que este FF se disparar slo cuando la entrada CLK cambie de 1 a O.
Este FF opera de la misma forma que el FF de flanco positivo, con la diferencia de que la salida puede

cambiar de estado slo en el flanco negativo de los pulsos de reloj (puntos b, d,f, h y j en la figur:a 5-19).
Tanto el FF de disparo en flanco positivo como el de disparo en flanco negativo se utilizan en los
sistemas digitales.

4. Explique el funcionamiento del flip-flop JK con seal de reloj. Muestre la tabla de


verdad. Cul es su ecuacin caracterstica?

FLIP-FLOP SINCRONIZADO POR RELOJ EN J-K


La figura 5-23(a) muestra un flip-flop sincronizado por reloj en J-K, el cual se dispara por el flanco de
pendiente positiva de la seal de reloj. Las entradas J y K controlan el estado del FF de la misma forma
que las entradas S y R controlan el flip-flop S-R, slo por una gran diferencia: la condicin J = K = 1 no
produce una salida ambigua.
Para esta condicin de 1, 1, el FF siempre cambiar a su estado opuesto al momento en que ocurra la
transicin positiva de la seal de reloj. A este modo de operacin se le conoce como el modo de
conmutacin. En este modo, si tanto] como K se dejan en ALTO, el FF cambiar de estado (conmutar)
para cada PGT del reloj.
La tabla de funciones de la figura 5-23(a) sintetiza la forma en que el flip-flop
J-K responde a la PGT para cada combinacin de] y de K. Observe que la tabla de funciones es la misma
que para el flip-flop sincronizado por reloj en S-R (figura 5-19), excepto por la condicin J = K = l.
Esta condicin produce Q = Qo, lo cual significa que el nuevo valor de Q ser el inverso del valor que
tena antes de la PGT; sta es la operacin de conmutacin.

La operacin de este FF se ilustra en la figura 5-23(b) mediante las formas de onda. Una vez ms,
suponemos que se han cumplido los requerimientos para el tiempo de estabilizacin y el de retencin.
1. Al principio todas las entradas son O y se asume que la salida Q es 1; esto es, Qo = 1.
2. Cuando ocurre el flanco de pendiente positiva del primer pulso de reloj (punto a), existe la condicin
J= O, K = 1. Por ende, el FF se restablecer para quedar en el estado Q = O.
3. El segundo pulso de reloj encuentra que J= K = 1 cuando realiza su transicin positiva (punto e). Esto
hace que el FF conmute a su estado opuesto, Q = 1.
4. En el punto e en la forma de onda del reloj,] y K son ambas O por lo que el FF no cambia de estado en
esta transicin.
S. En el punto g, J= 1 y K = O. sta es la condicin que establece Q para quedar en el estado 1. No
obstante, ya se encuentra en 1 por lo que permanecer ah.
6. En el punto i, J = K = 1 por lo que el FF conmuta a su estado opuesto. Lo mismo ocurre en el punto k.
De estas formas de onda podemos observar que el FF no se ve afectado por el flanco de pendiente
negativa de los pulsos de reloj. Adems, los niveles de las entradas J y K no tienen efecto, excepto
cuando ocurre la PGT de la seal del reloj. Las entradas J y K por s solas no pueden hacer que el FF
cambie de estado.
La figura 5-24 muestra el smbolo para un flip-flop sincronizado por reloj en J-K que se dispara con las
transiciones de pendiente negativa de la seal del reloj.
El pequeo crculo en la entrada CLK indica que este FF se disparar cuando la entrada CLK cambie de 1
a O. Este FF opera de la misma forma que el FF de flanco positivo de la figura 5-23, excepto que la
salida puede cambiar de estado slo en las transiciones de pendiente negativa de la seal del reloj
(puntos b, d, f, h y j). Ambas polaridades de los flip-flops J-K disparados por flanco son de uso comn
ambiguas. La condicin J = K = l, que produce la operacin de conmutacin, tiene un uso extenso en

todos los tipos de contadores binarios. En esencia, el flip flop J-K puede hacer cualquier cosa que hace el
flip-flop SR, adems de operar en el modo de conmutacin.

Ecuacin caracterstica:

Q ' KQ J Q
5. Explique para qu se utilizan las entradas de prefijacin asncronas ( Preset
Clear ) ( Set Reset ) en los flip-flops?

La mayora de los FFs sincronizados por reloj tienen tambin una o ms entradas asncronas que operan
de manera independiente a las entradas sncronas y a la entrada del reloj. Estas entradas asncronas
pueden usarse para establecer el FF al estado 1 o borrar (RESET) el FF al estado O en cualquier
momento, sin importar las condiciones en las otras entradas. Dicho de otra forma, las entradas
asncronas son entradas predominantes, las cuales pueden usarse para ignorar todas las dems entradas y
colocar el FF en un estado u otro.
La siguiente figura muestra un flip-flop J -K con dos entradas asncronas designadas como PRESET y
CLEAR, que son entradas activas en BAJO, como lo indican las burbujas en el smbolo del FF. La tabla
de funciones que se muestra sintetiza la manera en que afectan a la salida del FF.

6.

Las siguientes formas de onda se aplican a las entradas J-K, entradas asncronas y de reloj, como se
muestra en la figura. Suponer que Q se encuentra inicialmente en RESET. Dibujar la forma de onda
de salida en Q

7. Realizar las siguientes conversiones:


a.- Utilizando un flip_flop J-K obtenga el tipo D y el tipo T.
b.- Utilizando un flip_flop D obtenga el tipo T.
c.- Utilizando el Latch tipo D obtenga un Flip_Flop tipo D.

Utilizando mapas de Karnaugh, obtenga las ecuaciones caractersticas a partir de las tablas de verdad para los
biestables D y T

8.

Muestre los smbolos de los flip-flops de acuerdo a la norma ANSI/IEEE y a la norma IEC.

9.

Tpicamente, las hojas de especificaciones de los fabricantes especifican cuatro tipos de


retardos asociados con los flip-flop. Nombrar y describir cada uno de ellos.