Professional Documents
Culture Documents
DIRECTOR
ALFREDO RAFAEL ACEVEDO PICON
Ingeniero Electrnico
Universidad Industrial de Santander
DEDICATORIA
A Dios quien ha cambiado mi vida por completo y mostr siempre su
presencia y gran amor en las dificultades que se presentaron durante la
realizacin de este proyecto, as como lo ha hecho siempre durante todos los
das de mi vida.
A mi mam Julieta Gmez quien me ha enseado a luchar por mis ideales y
mis metas, no es fcil encontrar tanto amor en una sola persona, gracias
mam por hacerme la persona que ahora soy. Te amo mam
A mi pap Jos Mara quin parti de este mundo en este ao sin lograr ver
cumplido su sueo de verme profesional, muchas gracias por entregarme
ese gran amor, estoy seguro que sin tu apoyo jams podra haber alcanzado
esta meta. Te amo pap.
A mi hermana Eliana quien ahora se encuentra lejos pero se que comparte
conmigo este triunfo.
A todas las personas que de una u otra forma creyeron en m, especialmente
a mis verdaderos amigos y compaeros con quienes pas momentos
inolvidables.
A mi compaero de proyecto Jairo con quien he podido comprender el
verdadero concepto de paciencia en los momentos mas difciles durante las
fases de este proyecto.
Jos Alexander
DEDICATORIA
Dedico este triunfo a Dios quien me gui y me permiti lograr este sueo
A mis padres quienes siempre me apoyaron y me animaron a seguir
A mi abuelo Luis y mi abuela Vicenta quienes me ensearon el valor de la
constancia y como superar las dificultades que se presentan en la vida
A mis tios Lorenzo y Marina por su paciencia y amor gracias por creer en mi
y apoyarme
A todos mis amigos y compaeros especialmente a Jos Alexander
Bohrquez por su amistad y apoyo en el desarrollo de este proyecto.
Jairo Espinosa
AGRADECIMIENTOS
Dios, quien es y ser siempre nuestra mxima gua para convertir nuestros
sueos en realidad.
CONTENIDO
Pg.
INTRODUCCIN
1.
PUENTES INVERSORES
1.1
1.1.1
1.1.2
1.2
1.2.1
1.2.2
1.2.3
1.3
10
1.3.1
Variadores de Velocidad
10
1.3.2
13
1.3.3
14
1.3.3.1
17
1.3.3.2
18
1.4
TIEMPOS DE CONMUTACIN
20
2.
24
2.1
TRANSISTORES DE POTENCIA
24
2.1.1
24
2.1.2
27
2.1.3
30
2.2
2.2.1
Parmetros bsicos
35
2.2.2
37
2.2.3
38
2.2.4
39
2.2.5
circuito autoelevador
41
2.3
CIRCUITO OPTOACOPLADOR
42
2.4
MEDICIN
43
3.
45
3.1
45
3.2
SEMICONDUCTORES DE POTENCIA
48
3.3
MANEJADOR DE PUERTA
51
3.4
56
3.5
61
3.6
CIRCUITOS DE MEDICION
64
4.
PRUEBAS Y RESULTADOS
70
4.1
FRECUENCIA DE OPERACIN
72
4.2
RETARDO DE PROPAGACIN
74
4.3
TIEMPO MUERTO
76
4.4
78
5.
CONCLUSIONES Y RECOMENDACIONES
83
REFERENCIAS
88
BIBLIOGRAFA
90
ANEXOS
92
LISTA DE FIGURAS
Pg.
Figura 1.
Figura 2.
Figura 3.
Figura 4.
11
Figura 5.
12
Figura 6.
13
Figura 7.
15
Figura 8.
17
Figura 9.
18
Figura 10.
19
Figura 11.
Tiempos de conmutacin
21
Figura 12.
22
Figura 13.
23
Figura 14.
26
Figura 15.
Configuracin Darlington
26
Figura 16.
Transistor MOSFET
28
Figura 17.
29
Figura 18.
32
Figura 19.
33
Figura 20.
36
Figura 21.
39
Figura 22.
40
Figura 23.
42
Figura 24.
47
10
Figura 25.
53
Figura 26.
54
Figura 27.
Circuito Optoacoplador
57
Figura 28.
58
Figura 29.
59
Figura 30.
60
Figura 31.
62
Figura 32.
63
Figura 33.
Fallas de corriente
65
Figura 34.
67
Figura 35.
68
Figura 36.
71
Figura 37.
73
Figura 38.
75
Figura 39.
Figura 40.
75
Figura 41.
77
Figura 42.
78
79
Figura 43.
80
Figura 44.
81
Figura 45.
82
11
LISTA DE TABLAS
Pg.
Tabla 1.
49
Tabla 2.
51
Tabla 3.
51
Tabla 4.
56
Tabla 5.
57
Tabla 6.
60
Tabla 7.
67
Tabla 8.
68
12
LISTA DE ANEXOS
Pg.
93
98
100
13
DESCRIPCIN
En este proyecto se disea y construye un puente inversor que acte como interfase entre
las seales de control provenientes de un PC o un DSP y las seales de potencia para un
filtro activo, este puente tambin permite una fcil adaptabilidad para aplicaciones en
ambientes de laboratorio como el control de motores de induccin ya sea monofsicos o
trifsicos.
El puente inversor construido es parte fundamental del hardware necesario para la
construccin de el filtro activo que se desarrolla paralelamente a este proyecto en la
maestra en ingeniera electrnica, por tal motivo se tuvieron en cuenta los parmetros y
recomendaciones necesarios
para dicha aplicacin los cuales son un voltaje de
alimentacin de 280 Voltios DC, corriente mxima de 30 amperios y un rango de operacin
de frecuencias de 5 a 20 Khz. Al finalizar el montaje se realizaron cuatro tipos de pruebas
para caracterizar el puente inversor obtenindose resultados satisfactorios ya que se
cumplieron las especificaciones antes mencionadas.
Para la construccin de este puente se utilizaron bsicamente semiconductores de potencia
del tipo IGBT (transistor bipolar de compuerta aislada) los cuales son gobernados por
circuitos integrados manejadores de puerta que a su vez reciben las seales de control
aisladas por medio de un optoacoplador, adems se instalaron sondas de efecto Hall las
cuales sern utilizadas en las futuras aplicaciones de censado de corrientes y voltajes del
filtro activo.
Proyecto de grado
Facultad de ciencias Fisico-mecnicas- Ingeniera electrnica- Asesores: Alfredo Rafael
Acevedo Picn, Nelfor Samael Castelblanco Rodriguez
**
14
DESCRIPTION
In this project it is designed and constructed an inverter bridge that acts as an interface
between the control signals which come from a PC or a DSP and the strength signals for an
active filter. This bridge also allows an easy adaptation to applications in lab environments
like the induction engines control, monophase or triphase.
The inverter bridge constructed, is essential part of the hardware needed for the active filter
construction that is developed parallely, to this project in the Electronic Engineering Master
program, for this reason, it was taken into account the parameters and recommendations
needed for this application which are a feeding voltage of 280 Volts DC, maximum current of
30 amperes and an operation frequency range from 5 to 20 Khz. At the end of the installation
were made four kinds of demonstrations to characterize the inverter bridge, having good
results since the specifications before mentioned were fulfilled.
To construct this bridge it was basically used IGTB (Insulated gate bipolar transistor) type
power semiconductors, which are governed by driven doors integrated circuits that at the
same time receive the isolated control signals through an optocoupler, also, were installed
Hall effect waves which will be used in the future census application of currents and active
filter voltages
Undergraduate project
Faculty of Physic-mechanic Sciences- Electronic Engineering- Tutors: Alfredo
Rafael Acevedo Picon, Nelfor Samael Castelblanco Rodriguez
**
15
INTRODUCCIN
serios problemas
de compatibilidad electromagntica e
propuestas para compensar los efectos producidos por las cargas no lineales
entre ellas se cuentan los filtros pasivos, filtros activos y filtros hbridos.
En la actualidad se estn tomando medidas con el fin de poder controlar la
generacin de armnicos, por tal motivo existen lneas de investigacin
dedicadas a generar estrategias y dispositivos que ayuden a resolver este
problema. Las ms beneficiadas con esta investigacin son las industrias las
cuales pueden ser sancionadas econmicamente por un bajo factor de
potencia y en algunos pases por un elevado ndice de distorsin armnica.
Esta problemtica mundial ha propiciado el desarrollo de soluciones
dinmicas y ajustables a los problemas de la calidad de la energa elctrica,
por esta razn a nivel global se ha investigado profundamente en los ltimos
aos sobre armnicos, potencia reactiva, desbalance de cargas y
compensacin de corrientes de neutro asociadas con cargas lineales y no
lineales.
Castelblanco R., Nelfor. FILTROS ACTIVOS: CONTROL POR DSP DE UN FILTRO ACTIVO
1. PUENTES INVERSORES
diseados estos
potencia.[6]
Por otro lado, la forma ms comn de clasificar los puentes inversores es
segn su nmero de fases de salida, los ms empleados en la industria son
los monofsicos y los trifsicos (ver figura 1).
1.1.1 Circuitos Inversores Monofsicos
Los inversores monofsicos como su nombre lo indica tienen una sola fase
de salida y son principalmente utilizados en baja potencia. Estos pueden ser
de puente completo, de medio puente y push pull, dependiendo de la
disposicin relativa de la fuente DC de entrada, la carga y los transistores de
potencia. Ver figura 2 ms adelante.
1.1.2 Circuitos Inversores Trifsicos
Para obtener un inversor trifsico se deben conectar en paralelo tres brazos
de configuracin monofsica.
[Fuente: 12]
Las cargas pueden estar conectadas
1.2
[Fuente: Autores]
1.2.3
[Fuente: Autores]
10
[Fuente: 12]
11
[Fuente: 12]
12
[Fuente: 12]
13
14
conductores,
prdida
de
energa
en
mquinas
elctricas,
[Fuente: Autores]
15
16
1.3.3.1
como
[Fuente: Autores]
17
1.3.3.2
Esta clasificacin est basada segn el tipo de sistema de carga que maneja
ya sea monofsico (tipo de cableado de dos hilos) o un sistema trifsico (tipo
de cableado de tres o cuatro hilos). Dado que la intencin de este proyecto
es construir un puente trifsico nos enfocaremos en el estudio de los filtros
trifsicos de tres y cuatro hilos.
a) Filtro Activo de tres hilos
Cuenta con tres fases, una por cada hilo y se conecta bsicamente a cargas
no lineales como variadores de velocidad, y en la gran mayora de
aplicaciones de conversores de potencia de estado slido. Ver figura 9.
Las configuraciones mostradas en las figuras 7 y 8 son desarrolladas en
filtros activos de tres hilos es decir tres hilos en el lado de AC y dos hilos en
el lado de DC.
Figura 9. Filtro Activo Trifsico de 3 Hilos
[Fuente: Autores]
18
(a)
19
(b)
[Fuente: 10]
20
[Fuente: 11]
21
[Fuente: 11]
Durante
el
siguiente
anlisis
se
idealizarn
los
transistores
como
interruptores (L1 y L2) segn la figura 13, se supondr que est conduciendo
L1 una corriente positiva Io y se asumir que la carga es altamente inductiva
y se ve como una fuente de corriente.
22
[Fuente: 14]
23
Se
24
En la
suficientemente alta para que la tensin colector emisor ( VCE ) sea muy
baja, usualmente de
La gran
desventaja que poseen los BJT es una baja ganancia de corriente que
generalmente es de 10, lo que exige la utilizacin de circuitos de disparo o
manejadores de compuerta de gran potencia.
Para mejorar la ganancia se utilizan configuraciones Darlington doble y triple
que entregan ganancias mayores de 70, estas configuraciones aumentan la
capacidad de manejar ms corriente pero en contraprestacin implican una
reduccin en la velocidad de conmutacin, un aumento de la
cada de
25
[Fuente: 6]
Figura 15. Configuracin Darlington (a) Par Darlington (b) Triple Darlington
[Fuente: 2]
26
Los
27
[Fuente: 6]
28
[Fuente: 6]
29
de un BJT y un MOSFET
son el avance
tensiones muy altas, por ejemplo 400A a 1200V con un mnimo de prdidas
y a una velocidad razonable. Estos dispositivos
con
Los IGBTs ofrecen una resistencia de conduccin (RCE (ON)) tpicamente inferior a
l0m y significativamente ms baja que la de un BJT o un MOSFET bajo las
mismas condiciones de trabajo. Esto trae como resultado una mayor capacidad
31
(a)
(b)
[Fuente: 6]
32
(a)
(b)
[Fuente: 6]
33
(c)
34
o la caracterstica I-V
que son
35
Efecto de apagado
Las caractersticas de apagado de un IGBT son afectadas por VGG- (tensin
de puerta negativa).
IGBTs
(a)
(b)
[Fuente: Autores]
36
37
Transformador de pulsos
Optoacopladores
38
Bootstrap
Bomba de carga
[Fuente: 17]
Este circuito consta de tres seales de entrada principales: alta, baja y seal
de habilitacin, ver figura 22.
39
[Fuente: 17]
En la segunda etapa estas seales provenientes de las compuertas NOR
entran a un bloque de acondicionamiento de seal, despus de este bloque
las seales son tratadas de forma diferente pues la seal de la parte superior
entra a un generador de pulsos y luego al circuito manejador de la parte
superior, adems de esta misma seal se toma una muestra la cual es
llevada a un bloque de sincronismo. En el caso de la seal del lado inferior
esta entra a un retardo (tiempo muerto) y luego es llevada a una compuerta
NAND desde la cual se controlan dos FET complementarios con los cuales
se va a manejar la parte inferior del puente.
40
El condensador debe
mantener la seal del IGBT1 mientras dura el pulso, al final del pulso PWM
41
[Fuente: Autores]
42
2.4 MEDICIN
Generalmente los puentes inversores tienen elementos transductores para
medir la corriente en la carga o en las ramas del inversor con propsitos de
proteger el sistema ante fallas o cortocircuitos en la carga o en el mismo
inversor.
43
En un filtro activo las seales tpicas adquiridas de tensin son las tensiones
en los terminales AC de salida y la tensin de entrada DC. Las seales
tpicas de corriente a ser medidas en un filtro activo son las corrientes de la
carga, las corrientes de compensacin y algunas veces la corriente de
entrada de DC.
44
45
potencia ya que existen instantes en los cuales los dispositivos tienen que
soportar el doble de la tensin de entrada, situacin que no ocurre en la
topologa de puente completo.
La configuracin de puente completo se prefiere respecto a las dos
anteriores ya que se emplea para manejar potencias mayores. Sin embargo
necesita de un circuito elevador de voltaje que active los dispositivos de
conmutacin de la parte superior del puente. En la actualidad ya existen
circuitos integrados manejadores de puerta los cuales tienen la capacidad de
entregar el voltaje necesario para la activacin de estos dispositivos tanto en
la parte superior como en la parte inferior del puente.
Otra desventaja que presenta esta topologa con respecto a la de push-pull
es que no tiene aislamiento en la etapa de potencia para los dispositivos de
conmutacin ya que por el hecho de no poseer transformador como el pushpull los dispositivos de control y de potencia estn conectados fsicamente.
Para solucionar este problema se disean y plantean dispositivos que
puedan detectar sobretensiones y cortos en el puente implementando
protecciones por software o por hardware que solucionen este inconveniente
en tiempos reales muy pequeos.
Despus de analizar las ventajas y desventajas de las topologas de los
puentes inversores se lleg a la conclusin de que la topologa mas
adecuada para el diseo de un puente inversor trifsico es la de puente
completo pues es la ms recomendable para la futura implementacin de
filtros activos [10], control de motores AC y cargas trifsicas en delta o en
estrella.
De acuerdo a esto, el circuito a disear tendra tres columnas y sera como el
mostrado en la figura 1. Sin embargo, debido a la aplicacin de filtros activos
46
[Fuente: Autores]
Para
47
48
Referencia
IXGH20N60
IRG4PC40U
SGW30N60
td(off)
(ns)
600
Precio
$US
5.10
40 600
1.72
160
0.67
30
220
4.98
INFINEON 41 600
2.50
250
1.29
44
291
4.85
49
familia
50
Caractersticas HFA15TB60
Tensin Inversa
Corriente Directa
Disipacin de Potencia
Pulso Unitario de Corriente Directa
Tiempo de Recuperacin Inversa
Mxima Cada de Tensin Directa
Mxima Corriente Inversa de Fuga
Valor
Unidad
600
15
70
150
19
1.3
1.0
V
A
W
A
ns
V
A
IRF
Ref.
IR2110
IR2113
IR2130
IR2132
51
52
[Fuente: 15]
53
La seleccin del valor de este condensador debe tener las siguientes pautas:
El fabricante sugiere un condensador de tantalium para evitar al mximo
las posibles fugas de corriente que son comunes en condensadores
electrolticos.
El condensador debe escogerse adecuadamente segn la frmula dada
por el fabricante. Un condensador muy grande demorar mucho tiempo en
cargarse y no garantiza una adecuada sincronizacin con el integrado. En
caso contrario, un condensador muy pequeo no garantiza la tensin
necesaria para activar la puerta del IGBT.
Figura 26. Prdidas de Conmutacin vs. Resistencia de Puerta
[Fuente: 11]
En cuanto a la seleccin del diodo que forma parte del circuito de bootstrap
se debe tener en cuenta que debe ser de alta conmutacin y rpida
54
recuperacin por tal motivo se utiliz para este diseo el diodo de referencia
NTE 574 el cual posee las siguientes caractersticas:
o
del
(1)
[4]
55
Los valores
tabla 4:
Tabla 4. Valores del condensador de bootstrap
Frecuencia (kHz)
C bootstrap (nF)
10
645.32
15
634.71
20
629.42
debe cumplir
56
cargas que absorban altas corrientes sino solo una compuerta CMOS, as
que con los 8mA es totalmente suficiente.
Tabla 5. Comparacin de optoacopladores comerciales
Refer.
VCEO
tf
(mA) s s s s
Freq.
(mA)
* (%)
(kV)
(V)
kHz
4N25
60
20
7.5
30
4N28
60
10
7.5
30
4N35
60
100
7.5
30
30
6N135
25
21
10
15
6N136
25
30
10
15
[Fuente: Autores]
(2)
(3)
57
manejador de puerta.
Por esta razn se conecta la salida del optoacoplador con el circuito
integrado CMOS CD40106BE (Figura 28), el cual contiene seis inversores
Schmitt trigger que
[Fuente: Autores]
58
Otra funcin que tendr este conjunto de compuertas inversoras CMOS ser
generar la seal negada para el IGBT complementario de cada columna. Es
decir, slo habrn cuatro circuitos optoacopladores (uno para cada columna
del puente) y la seal invertida de control para el IGBT complementario
saldr al invertir el nivel de salida del optoacoplador.
Se adicion a cada salida un sencillo filtro pasabajos para eliminar
componentes de radiofrecuencia parsitas las cuales pueden deformar la
onda de entrada o producir disparos indeseados, el filtro tiene una frecuencia
de corte de 1Mhz para prevenir la influencia de cristales osciladores de los
circuitos digitales de control que lleguen a existir.
La compuerta CMOS tiene su propio retardo de propagacin y su
caracterstica de histresis. A continuacin se observan estos detalles.
Figura 29. Comportamiento de la compuerta inversora
[Fuente: 19]
59
Caractersticas CD40106BE
Valor
Unidad
3-20
Consumo de Corriente
Retardo de Propagacin
60
ns
Tiempo de Transicin
40
ns
3.5
8.8
5.8
Tensin de alimentacin
Buffer
OPTO
Aislador
6N136
+
Manejador
de Puerta
IRF4PC40U
IR2110
CD40106BE
[Fuente: Autores]
60
61
[Fuente: Autores]
62
[Fuente: 4]
Otro aspecto importante fueron las borneras para la salida de la carga las
cuales fueron seleccionadas de la marca PHOENIX (Mod: GMKDS 3/3-7,62),
estas borneras tienen una capacidad mxima de 30A y 500V, y fueron
seleccionadas debido a que la mayora de las borneras genricas que se
venden en el mercado solo manejan 15 amperios a 200 voltios.
Se dise el circuito impreso siguiendo las pautas mencionadas y se mand
a fabricar de doble faz con agujero metalizado y laca verde para darle una
larga vida y garantizar largos ciclos de trabajo en aplicaciones de potencia.
63
En el
Falla a tierra
Tanto en el corto lnea a lnea como el que ocurre entre IGBTs la corriente
de corto circuito fluye por el condensador y pasa tanto por la lnea positiva
como por la negativa del bus de DC. Para el caso de la falla de tierra la
corriente de corto no atraviesa el condensador pero si pasa por toda la lnea
positiva del bus de DC. En conclusin un sensor de corriente colocado en la
lnea positiva del bus de DC justo antes de conectarse con el puente inversor
pudiera detectar cualquiera de las tres condiciones de falla.
64
(a)
(b)
(c)
[Fuente: 7]
65
b) A tierra
c) Entre IGBTs
66
[Fuente: 8]
Voltaje (Vc)
Corriente (ISN )
RM min
RM max
12 V
10 mA
30
190
12 V
14 mA
30
100
15 V
10 mA
100
350
15 V
14 mA
100
190
67
[Fuente: 9]
Igual que para la sonda de tensin, la salida del circuito requiere una
resistencia RM la cual refleje en voltaje el valor respectivo de la corriente de
salida (IS).
referirse a la tabla 8.
Tabla 8 Valores para resistencia RM de la sonda de corriente
Voltaje
(Vc)
12 V
Corriente
(ISN )
50 A
RM
min(70C)
10
RM
max(70C)
100
RM
min(85C)
60
RM
max(85C)
95
12 V
70 A
10
50
60
60
15 V
50 A
50
160
135
155
15 V
70 A
50
90
135
135
68
69
4. PRUEBAS Y RESULTADOS
inversor,
la
seccin
izquierda
toda
la
instrumentacin
En la seccin
derecha del puente inversor solo hay tres borneras, la primera etiquetada
como PWM recibe los patrones de control PWM de las cuatro columnas
denominadas A, B, C y D, ms una lnea de falla que deshabilita los IR2110.
La segunda bornera llamada DC+ y DC- sirve de conexin para el bus de DC
o del condensador para el filtro activo y tambin tiene un terminal intermedio
para esquemas de filtrado activo donde se conectan dos condensadores en
serie y se conecta su punto de unin con el neutro de un sistema elctrico.
Finalmente,
la
tercera
bornera
llamada
+15,GND,-15
recibe
las
70
71
3- Tiempo muerto
2-Retardo de Propagacin
72
73
74
75
El retardo desde la salida del inversor CMOS hasta la salida del inversor
equivale al tiempo de propagacin del IR2110 ms los tiempos propios del
IGBT.
76
(a)
(b)
(c)
Ntese que la seal inferior tiene un nivel alto, pero esto es debido a que la
seal de disparo de los IGBTs que estn unidos a la lnea positiva del bus
DC tienen un circuito bootstrap que eleva la seal de puerta a un nivel
77
superior, como el osciloscopio tiene como referencia la lnea negativa del bus
de DC (que es la misma tierra de la fuente) el instrumento ve la seal de
compuerta de los IGBTs superiores como si estuvieran a una tensin mas
alta.
En la figura 40 (b) y (c) se muestra una ampliacin que permite ver
el
78
En los filtros activos su papel es similar, entre ms corto sea el pulso que se
pueda sintetizar mayor ser la fidelidad entre la onda de salida resultante y la
onda de referencia compensatoria calculada por los algoritmos del sistema.
Para esta prueba se utilizan dos columnas del puente y se inyectan dos
trenes de pulsos rectangulares uno para cada columna (figura 41) con el
propsito de generar una tensin simtrica en la salida de las dos columnas
escogidas. En este caso se va a monitorear la tensin lnea a lnea.
Figura 42. Tensin de lnea en vaco a frecuencias de 5, 10, 15 y 20 Khz con 295
voltios DC de entrada.
79
80
81
82
5. CONCLUSIONES Y RECOMENDACIONES
83
este
inconveniente
ha
sido
superado
con
los
circuitos
ms
84
interferencia
puente
inversor
construido
se
adapta
fcilmente
diversas
85
para
fallas de corriente por encendido simultneo de los dos IGBTs pero a su vez
limitan el ancho de pulso mnimo permitido que de acuerdo a las pruebas
result de 4s.
Los anchos de pulso mnimos de un patrn PWM deben tener una duracin
superior a 4s con la aclaracin que entre ms se acerquen a este valor
ms asimetra se tendr entre la parte positiva y negativa de la onda de
salida.
En conclusin, se cumpli el objetivo del proyecto el cual era disear y
construir un puente inversor trifsico de propsito general. Los integrados
empleados en el diseo del inversor permitieron un diseo rpido, compacto
y seguro pues con pocos elementos externos se implement el aislamiento,
el perfilado de las ondas y el circuito de disparo de los IGBTs. Adems con
una entrada digital de falla (tambin aislada) se deshabilitan los manejadores
de puerta asegurando la prevencin de condiciones de falla.
Las pruebas
86
87
REFERENCIAS
88
89
BIBLIOGRAFA
90
Fsico-Mecnicas. Escuela
Telecomunicaciones
de
Ingenieras
Elctrica,
Electrnica
Transistores
Mosfet
de
Potencia.
EN:
Electrnica
91
ANEXO A
DISEO DEL DISIPADOR DE CALOR
Prdidas de potencia
Cuando los IGBTs operan como interruptores presentan prdidas debido al
comportamiento no ideal de los dispositivos, dichas prdidas se dan
principalmente debido a la conmutacin y conduccin de los elementos.
Las prdidas por conmutacin son el resultado del cambio de estado del
elemento cuando pasa del estado de apagado al estado de encendido y
tambin se producen cuando este estado cambia inversamente. Estas
prdidas son dependientes de la frecuencia de trabajo, es decir que a
mayores frecuencias corresponden mayores valores de prdida.
El clculo de las prdidas por conmutacin implican un alto grado de
conocimiento de las caractersticas de activacin y bloqueo de los
dispositivos, en la actualidad se cuenta con familias de curvas caractersticas
en las hojas de datos que nos dan una aproximacin real del comportamiento
de los dispositivos ante estas prdidas y la forma de minimizarlas. [11]
Las prdidas por conduccin se presentan por efectos no ideales en el
estado estable del IGBT debido a la corriente que circula por el cuerpo del
mismo, estas prdidas son de naturaleza resistiva (RCE
(on)
) siendo estas
92
(1)
Disipadores de Calor
Debido a las prdidas por conmutacin y conduccin dentro de los IGBTs se
genera calor. Este calor debe ser extrado desde la juntura hasta un medio
mas fro a fin de mantener la temperatura de la juntura dentro del rango
especificado por el fabricante, esta transferencia de calor puede llevarse a
cabo de tres formas:
conduccin, conveccin y radiacin.
El paso de la corriente elctrica produce un aumento de la temperatura de la
unin (Tj). Si sta se quiere mantener a un nivel seguro, se debe evacuar al
exterior la energa calorfica generada por la unin. Para que se produzca un
flujo de energa calorfica de un punto a otro, debe existir una diferencia de
temperatura. El calor pasar del punto ms caliente al ms fro, pero
aparecen factores que dificultan este paso. A estos factores se les denomina
resistencias trmicas.
Por lo tanto, aprovechando la ley de ohm se realiza la comparacin elctrica
mostrada en la figura 1 donde la temperatura es anloga a la tensin, las
resistencias trmicas son anlogas a las resistencias hmicas y el flujo de
calor a una corriente elctrica.
Figura 1. Analoga elctrica Trmica
[ Fuente: Autores ]
93
(2)
Donde:
Tj= temperatura de la juntura
Ta= temperatura ambiente
Tc= temperatura de la caja
Td=temperatura del disipador
N= Nmero de dispositivos en lnea
Pd= Potencia disipada
Rjc= Resistencia trmica de la juntura a la caja
Rcd= resistencia trmica de la caja al disipador
Rd= resistencia trmica del disipador al ambiente
Es importante resaltar que se debe buscar un valor de resistencia Rd alto,
pues como se observa en el circuito se pretende que exista una cada de
tensin alta en esta resistencia y una mnima cada de tensin en Rjc y Rcd
lo cual implica una mxima disipacin de potencia en el disipador.
Clculo del disipador
Para calcular el disipador de calor se debe calcular la resistencia trmica del
disipador mediante la expresin:
N*Rd= [(Tj Ta)-Pd*(Rjc+Rcd)]
Pd
94
(3)
95
96
ANEXO B
EFECTO DE COLA DE APAGADO EN IGBT
En todo semiconductor que funciona en conmutacin se dan dos tipos de
prdidas: estticas y dinmicas. Las prdidas estticas son las producidas
durante los estados de corte y conduccin. Las prdidas en corte son muy
reducidas y por tanto despreciables. Sin embargo, debido a la alta tensin de
saturacin de los IGBT las prdidas de conduccin (Pcond) pueden llegar a
ser importantes.
Las prdidas dinmicas o de conmutacin (Switching Losses) se originan
durante el encendido (Pon) y el apagado (Poff). Cuando el transistor est en
saturacin o en corte las prdidas son despreciables. Pero si tenemos en
cuenta los efectos de retardo de conmutacin al cambiar de un estado a otro
se produce un pico de potencia disipada, ya que en esos instantes el
producto IC x VCE va a tener un valor apreciable (Figura 1), por lo que la
potencia media de prdidas en el transistor va a ser mayor.
Figura 1 Disipacin de potencia dinmica (a) Encendido y apagado (b)Efecto
de cola
(a)
(b)
97
(c)
98
(a)
(b)
99
(a)
(b)
100
Copyright
101
102
103
104
105
106
107
108
MECHANICAL DATA
MTSS001C JANUARY 1995 REVISED FEBRUARY 1999
PW (R-PDSO-G**)
14 PINS SHOWN
0,30
0,19
0,65
14
0,10 M
0,15 NOM
4,50
4,30
6,60
6,20
Gage Plane
0,25
1
05 8 5
0,75
0,50
Seating Plane
0,15
0,05
1,20 MAX
0,10
16
PINS **
6,40
6,60
14
A MAX
3,10
5,10
5,10
A MIN
2,90
4,90
4,90
DIM
20
24
28
7,70
7,90
9,80
9,60
4040064/F 01/97
NOTES: A.
B.
C.
D.
109
IMPORTANT NOTICE
Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications,
enhancements,improvements, and other changes to its products and services at any time and to discontinue
any product or service without notice. Customers should obtain the latest relevant information before placing
orders and should verify that such information is current and complete. All products are sold subject to TIs terms
and conditions of sale supplied at the time of order acknowledgment.
TI warrants performance of its hardware products to the specifications applicable at the time of sale in
accordance withTIs standard warranty. Testing and other quality control techniques are used to the extent TI
deems necessary to support this warranty. Except where mandated by government requirements, testing of all
parameters of each product is not necessarily performed.
TI assumes no liability for applications assistance or customer product design. Customers are responsible for
their products and applications using TI components. To minimize the risks associated with customer products
and applications, customers should provide adequate design and operating safeguards.
TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right,
copyright, mask work right, or other TI intellectual property right relating to any combination, machine, or process
in which TI products or services are used. Information published by TI regarding third-party products or services
does not constitute a license from TI to use such products or services or a warranty or endorsement thereof.
Use of such information may require a license from a third party under the patents or other intellectual property
of the third party, or a license from TI under the patents or other intellectual property of TI.
Reproduction of information in TI data books or data sheets is permissible only if reproduction is without
alteration and is accompanied
by all associated warranties, conditions, limitations, and notices. Reproduction
of this information with alteration is an unfair and deceptive business practice. TI is not responsible or liable for
such altered documentation.
Resale of TI products or services with statements different from or beyond the parameters stated by TI for that
product or service voids all express and any implied warranties for the associated TI product or service and
is an unfair and deceptive business practice. TI is not responsible or liable for any such statements.
Following are URLs where you can obtain information on other Texas Instruments products and application
solutions:
Products
Amplifiers
Data Converters
DSP
Applications
amplifier.ti.com
Audio
dataconverter.ti.com
dsp.ti.com
Automotive
Broadband
www.ti.com/audio
www.ti.com/automotive
www.ti.com/broadband
Interface
interface.ti.com
Digital Control
www.ti.com/digitalcontrol
Logic
logic.ti.com
Military
www.ti.com/military
Power Mgmt
power.ti.com
Optical Networking
www.ti.com/opticalnetwork
Microcontrollers
microcontroller.ti.com
Security
www.ti.com/security
Telephony
www.ti.com/telephony
www.ti.com/video
www.ti.com/wireless
Texas Instruments
Post Office Box 655303 Dallas, Texas 75265
Copyright
110
IR2110/IR2113 (S)
HIGH AND LOW SIDE DRIVER
Features
Product Summary
VOFFSET (IR2110)
(IR2113)
500V max.
600V max.
IO+/-
2A / 2A
VOUT
10 - 20V
ton/off (typ.)
120 & 94 ns
Delay Matching
10 ns
Packages
Description
The IR2110/IR2113 are high voltage, high speed power
MOSFET and IGBT drivers with independent high and
low side referenced output channels. Proprietary HVIC
and latch immune CMOS technologies enable rugge14-Lead PDIP
16-Lead SOIC
dized monolithic construction. Logic inputs are comIR2110/IR2113
IR2110S/IR2113S
patible with standard CMOS or LSTTL output, down to
3.3V logic. The output drivers feature a high pulse current buffer stage designed for minimum driver cross-conduction. Propagation delays are matched to simplify use
in high frequency applications. The floating channel can be used to drive an N-channel power MOSFET or IGBT
in the high side configuration which operates up to 500 or 600 volts.
Typical Connection
up to 500V or 600V
HO
V DD
VDD
VB
HIN
HIN
VS
SD
SD
LIN
LIN
V CC
VSS
VSS
COM
VCC
TO
LOAD
LO
(Refer to Lead Assignments for correct pin configuration). This/These diagram(s) show electrical
connections only. Please refer to our Application Notes and DesignTips for proper circuit board layout.
www.irf.com
111
IR2110/IR2113 (S)
Absolute Maximum Ratings
Absolute maximum ratings indicate sustained limits beyond which damage to the device may occur. All voltage parameters are absolute voltages referenced to COM. The thermal resistance and power dissipation ratings are measured
under board mounted and still air conditions. Additional information is shown in Figures 28 through 35.
Symbol
Definition
Min.
Max.
-0.3
525
Units
VB
VS
VB - 25
VB + 0.3
VHO
VS - 0.3
VB + 0.3
VCC
-0.3
25
VLO
-0.3
VCC + 0.3
VDD
-0.3
VSS + 25
VSS
VCC - 25
VCC + 0.3
VIN
VSS - 0.3
VDD + 0.3
(IR2113)
dVs/dt
PD
RTHJA
-0.3
625
50
1.6
1.25
75
100
+25C
TJ
Junction temperature
150
TS
Storage temperature
-55
150
TL
300
V/ns
W
C/W
Symbol
Definition
VB
VS
(IR2110)
(IR2113)
Min.
Max.
VS + 10
VS + 20
Note 1
Note 1
Units
500
600
VHO
VS
VCC
10
VB
20
VLO
VCC
VDD
VSS + 3
VSS + 20
VSS
VIN
TA
-5 (Note 2)
VSS
VDD
Ambient temperature
-40
125
Note 1: Logic operational for VS of -4 to +500V. Logic state held for V S of -4V to -VBS. (Please refer to the Design Tip
DT97-3 for more details).
Note 2: When VDD < 5V, the minimum VSS offset is limited to -VDD.
www.irf.com
112
IR2110/IR2113 (S)
Dynamic Electrical Characteristics
VBIAS (VCC, VBS, VDD) = 15V, CL = 1000 pF, TA = 25C and V SS = COM unless otherwise specified. The dynamic
electrical characteristics are measured using the test circuit shown in Figure 3.
Symbol
Definition
ton
120
150
VS = 0V
toff
94
125
VS = 500V/600V
tsd
110
140
tr
10
25
35
tf
11
17
25
10
MT
ns
VS = 500V/600V
Figure 5
Symbol
Definition
VIH
12
9.5
VIL
13
6.0
VOH
14
1.2
VOL
15
0.1
IO = 0A
IO = 0A
ILK
16
50
VB=VS = 500V/600V
IQBS
17
125
230
VIN = 0V or VDD
IQCC
18
180
340
IQDD
19
15
30
VIN = 0V or VDD
IIN+
20
20
40
VIN = VDD
IIN-
21
1.0
VIN = 0V
22
7.5
8.6
9.7
23
7.0
8.2
9.4
24
7.4
8.5
9.6
25
7.0
8.2
9.4
IO+
26
2.0
2.5
IO-
27
2.0
2.5
VBSUV+
VBSUVVCCUV+
VCCUV-
www.irf.com
VIN = 0V or VDD
113
IR2110/IR2113 (S)
Functional Block Diagram
VB
UV
DETECT
VDD
R Q
S
HIN
HV
LEVEL
SHIFT
VDD /VCC
LEVEL
SHIFT
PULSE
FILTER
R
R
Q
HO
PULSE
GEN
VS
SD
VCC
LIN
S
R Q
UV
DETECT
VDD /VCC
LEVEL
SHIFT
LO
DELAY
COM
VSS
Lead Definitions
Symbol Description
VDD
HIN
SD
LIN
VSS
VB
HO
VS
VCC
LO
COM
Logic supply
Logic input for high side gate driver output (HO), in phase
Logic input for shutdown
Logic input for low side gate driver output (LO), in phase
Logic ground
High side floating supply
High side gate drive output
High side floating supply return
Low side supply
Low side gate drive output
Low side return
Lead Assignments
14 Lead PDIP
IR2110/IR2113
IR2110S/IR2113S
Part Number
www.irf.com
114
IR2110/IR2113 (S)
HV =10 to 500V/600V
(0 to 500V/600V)
50%
50%
HIN
LIN
ton
toff
tr
90%
HO
LO
tf
90%
10%
10%
HIN
LIN
SD
50%
50%
50%
LO
HO
tsd
HO
LO
10%
90%
MT
MT
90%
LO
Figure 3. Shutdown Waveform Definitions
HO
www.irf.com
115
IR2110/IR2113 (S)
250
250
200
200
Turn-On Delay Time (ns)
Max.
150
Max.
100
Typ.
50
150
Typ.
100
50
0
-50
-25
25
50
75
100
125
10
12
14
20
250
Max.
200
200
Typ.
150
100
50
150
100
Max.
Typ.
50
10 12 14 16 18 20
-50
-25
25
50
75
100
125
Temperature (C)
250
250
200
200
Turn-Off Delay Time (ns)
18
250
16
Temperature (C)
Max.
150
Typ.
100
50
Max.
150
100
Typ
50
0
0
10
12
14
16
18
20
10 12 14 16 18 20
www.irf.com
116
IR2110/IR2113 (S)
250
250
200
200
Shutdown Delay time (ns)
Max.
150
Max.
100
Typ.
150
Typ.
100
50
50
0
-50
-25
25
50
75
100
125
10
12
16
18
20
100
200
80
Max .
Turn-On Rise Time (ns)
14
Temperature (C)
150
100
Typ
50
60
40
Max.
Typ.
20
0
0
6
8 10 12 14 16
VDD Supply Voltage (V)
18
20
-50
25
50
75
100
125
Temperature (C)
50
80
40
Turn-Off Fall Time (ns)
-25
60
Max.
40
Typ.
20
30
Max.
20
Typ.
10
0
10
12
14
16
18
20
-50
-25
25
50
75
100
125
Temperature (C)
www.irf.com
117
IR2110/IR2113 (S)
50
15.0
12.0
Logic "1" Input Threshold (V)
40
30
20
Max.
Typ.
10
Max
Min.
9.0
6.0
3.0
0.0
10
12
14
16
18
20
-50
-25
25
100
125
15.0
12
12.0
Max.
75
15
9
6
3
9.0
6.0
Max.
Min.
3.0
0
0
10 12
14
16
18
0.0
20
-50
-25
25
50
75
100
125
Temperature (C)
15
5.00
12
4.00
High Level Output Voltage (V)
50
Temperature (C)
9
Min.
6
3
3.00
2.00
Max.
1.00
0
0
10 12
14
16
18
20
0.00
-50
-25
25
50
75
100
125
Temperature (C)
www.irf.com
118
5.00
1.00
4.00
0.80
Low Level Output Voltage (V)
IR2110/IR2113 (S)
3.00
2.00
Max.
0.60
0.40
1.00
0.20
0.00
0.00
Max.
10
12
14
16
18
20
-50
-25
50
75
100
125
1.00
500
0.80
400
25
Temperature (C)
0.60
0.40
0.20
Max.
300
200
100
Max.
0.00
0
10
12
14
16
18
20
-50
-25
50
75
100
125
500
500
400
400
V BS Supply Current (A)
25
Temperature (C)
300
200
300
Max.
200
Typ.
100
Max.
100
100
200
300
400
500
IR2110
600
IR2113
-50
-25
25
50
75
100
125
Temperature (C)
www.irf.com
119
500
625
400
500
VCC Supply Current (A)
IR2110/IR2113 (S)
300
200
Max.
375
Max.
250
Typ.
100
125
Typ.
0
10
12
14
16
18
-50
20
-25
625
100
500
80
V DD Supply Current (A)
50
75
100
125
375
250
Max.
125
25
Temperature (C)
60
40
Max.
20
Typ.
Typ.
0
10
12
14
16
18
20
-50
-25
50
75
100
125
60
100
50
80
Logic "1" Input Bias Current (A)
25
Temperature (C)
40
30
20
10
60
40
Max.
20
Typ.
0
0
10 12
14 16
18
20
0
-50
-25
25
50
75
100
125
Temperature (C)
10
www.irf.com
120
IR2110/IR2113 (S)
5.00
50
4.00
Logic "0" Input Bias Current (A)
60
40
30
20
10
3.00
2.00
Max.
1.00
0
0
10 12
14
16
18
0.00
20
-50
-25
50
75
100
125
11.0
10.0
V BS Undervoltage Lockout + (V)
25
Temperature (C)
3
2
1
Max.
9.0
Typ.
8.0
Min.
7.0
0
0
10 12
6.0
14 16 18 20
-50
25
50
75
100
125
11.0
11.0
10.0
V CC Undervoltage Lockout + (V)
10.0
VBS Undervoltage Lockout - (V)
Temperature (C)
Max.
9.0
Typ.
8.0
7.0
-25
Max.
9.0
Typ.
8.0
Min.
7.0
Min.
6.0
6.0
-50
-25
25
50
75
100
125
-50
-25
25
50
75
100
125
Temperature (C)
Temperature (C)
www.irf.com
11
121
IR2110/IR2113 (S)
11.0
5.00
4.00
Output Source Current (A)
10.0
Max.
9.0
Typ.
8.0
7.0
Typ.
Min.
2.00
1.00
Min.
0.00
-50
6.0
-50
3.00
-25
25
50
75
100
125
-25
5.00
4.00
4.00
Output Sink Current (A)
5.00
3.00
2.00
Typ.
0.00
3.00
12
14
16
18
Min.
-25
25
50
75
100
125
Temperature (C)
5.00
150
4.00
125
Junction Temperature (C)
125
2.00
0.00
-50
20
3.00
2.00
Typ.
Min.
320V
140V
100
75
10V
50
25
0.00
10
100
Typ.
1.00
75
1.00
Min.
10
50
1.00
25
Temperature (C)
Temperature (C)
12
14
16
18
20
0
1E+2
1E+3
1E+4
1E+5
1E+6
Frequency (Hz)
12
www.irf.com
122
IR2110/IR2113 (S)
320V
150
320V
150
125
140V
125
100
75
10V
50
140V
100
10V
75
50
25
25
0
1E+2
1E+3
1E+4
1E+5
0
1E+2
1E+6
1E+3
Frequency (Hz)
1E+6
320V
150
125
140V
125
10V
100
75
50
1E+5
320V
150
100
25
10V
75
50
25
0
1E+2
1E+3
1E+4
1E+5
0
1E+2
1E+6
1E+3
Frequency (Hz)
320V
150
1E+5
1E+6
320V 140V
150
125
100
10V
75
50
25
125
0
1E+2
1E+4
Frequency (Hz)
1E+4
Frequency (Hz)
10V
100
75
50
25
1E+3
1E+4
1E+5
1E+6
Frequency (Hz)
0
1E+2
1E+3
1E+4
1E+5
1E+6
Frequency (Hz)
www.irf.com
13
123
IR2110/IR2113 (S)
320V 140V 10V
150
0.0
-2.0
V S Offset Supply Voltage (V)
125
100
75
50
Typ.
-4.0
-6.0
-8.0
25
-10.0
0
1E+2
1E+3
1E+4
1E+5
1E+6
10
12
14
16
18
20
Frequency (Hz)
20.0
16.0
12.0
8.0
Typ.
4.0
0.0
10
12
14
16
18
20
14
www.irf.com
124
IR2110/IR2113 (S)
Case Outlines
14-Lead PDIP
01-6010
01-3002 03 (MS-001AC)
01 6015
01-3014 03 (MS-013AA)
WORLD HEADQUARTERS: 233 Kansas St., El Segundo, California 90245 Tel: (310) 252-7105
www.irf.com
15
125
Features
UltraFast: Optimized for high operating
frequencies 8-40 kHz in hard switching, >200
kHz in resonant mode
Generation 4 IGBT design provides tighter
parameter distribution and higher efficiency than
Generation 3
Industry standard TO-247AC package
VCES = 600V
VCE(on) typ. 1.72V
@VGE = 15V, IC = 20A
Benefits
Generation 4 IGBT's offer highest efficiency available
IGBT's optimized for specified application conditions
Designed to be a "drop-in" replacement for equivalent
industry-standard Generation 3 IR IGBT's
TO-247AC
Collector-to-Emitter Voltage
Continuous Collector Current
Continuous Collector Current
Pulsed Collector Current
Clamped Inductive Load Current
Gate-to-Emitter Voltage
Reverse Voltage Avalanche Energy
Maximum Power Dissipation
Maximum Power Dissipation
Operating Junction and
Storage Temperature Range
Soldering Temperature, for 10 sec.
Mounting torque, 6-32 or M3 screw.
Max.
Units
600
40
20
160
160
20
15
160
65
-55 to +150
V
A
V
mJ
W
C
300 (0.063 in. (1.6mm) from case)
10 lbf in (1.1N m)
Thermal Resistance
Parameter
R JC
R CS
R JA
Wt
Junction-to-Case
Case-to-Sink, flat, greased surface
Junction-to-Ambient, typical socket mount
Weight
www.irf.com
Min.
Typ.
Max.
---------------------
-----0.24
-----6 (0.21)
0.77
-----40
------
Units
C/W
g (oz)
1
12/30/00
126
Min.
600
18
------------VGE(th)
Gate Threshold Voltage
3.0
VGE(th)/ TJ Temperature Coeff. of Threshold Voltage ---gfe
Forward Transconductance
11
---ICES
Zero Gate Voltage Collector Current
------IGES
Gate-to-Emitter Leakage Current
---V(BR)CES
V(BR)ECS
Typ.
------0.63
1.72
2.15
1.7
----13
18
-------------
Max. Units
---V
---V
---- V/C
2.1
---V
---6.0
---- mV/C
---S
250
2.0
A
2500
100 nA
Conditions
VGE = 0V, IC = 250A
VGE = 0V, IC = 1.0A
See Fig. 2, 5
VGE = 0V, IC = 1.0mA
IC = 20A
V GE = 15V
IC = 40A
IC = 20A, TJ = 150C
VCE = VGE, IC = 250A
VCE = VGE, IC = 250A
VCE = 100V, IC = 20A
VGE = 0V, VCE = 600V
VGE = 0V, VCE = 10V, TJ = 25C
VGE = 0V, VCE = 600V, TJ = 150C
VGE = 20V
Parameter
Total Gate Charge (turn-on)
Gate - Emitter Charge (turn-on)
Gate - Collector Charge (turn-on)
Turn-On Delay Time
Rise Time
Turn-Off Delay Time
Fall Time
Turn-On Switching Loss
Turn-Off Switching Loss
Total Switching Loss
Turn-On Delay Time
Rise Time
Turn-Off Delay Time
Fall Time
Total Switching Loss
Internal Emitter Inductance
Input Capacitance
Output Capacitance
Reverse Transfer Capacitance
Min.
----------------------------------------------------------
Typ.
100
16
40
34
19
110
120
0.32
0.35
0.67
30
19
220
160
1.4
13
2100
140
34
Max. Units
Conditions
150
IC = 20A
25
nC
VCC = 400V
See Fig. 8
60
VGE = 15V
---TJ = 25C
---ns
IC = 20A, VCC = 480V
175
VGE = 15V, RG = 10
180
Energy losses include "tail"
------mJ See Fig. 10, 11, 13, 14
1.0
---TJ = 150C,
---ns
IC = 20A, VCC = 480V
---VGE = 15V, RG = 10
---Energy losses include "tail"
---mJ
See Fig. 13, 14
---nH
Measured 5mm from package
---VGE = 0V
---pF
VCC = 30V
See Fig. 7
--- = 1.0MHz
Notes:
Repetitive rating; VGE = 20V, pulse width limited by
max. junction temperature. ( See fig. 13b )
Pulse width
0.1%.
www.irf.com
127
www.irf.com
128
Case
www.irf.com
129
www.irf.com
130
www.irf.com
131
www.irf.com
132
RL =
0 - 480V
480V
4 X IC@25C
www.irf.com
133
IR WORLD HEADQUARTERS: 233 Kansas St., El Segundo, California 90245, USA Tel: (310) 252-7105
TAC Fax: (310) 252-7903
Visit us at www.irf.com for sales contact information.
www.irf.com
134