You are on page 1of 12

Universidad Nacional Mayor de San Marcos

Facultad de Ingeniera Electrnica y Elctrica

Curso: Circuitos Digitales II


Profesor: Ing. Oscar Casimiro Pariasca
Tipo de informe: Previo
Alumno: Csar Isaas Guzmn Espinoza
Cdigo: 08190090

1. Describir el modo de operacin del CI 74LS90, CI


74LS93 , CI 74LS160, CI 74LS161 y del CI 74LS193.

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica
CI 74LS90: Este circuito integrado es un contador BCD o
contador de dcadas de 4 bits, tambin puede ser usado como
contador biquinario. Para que cumpla la funcin de contador
BCD, el input B debe conectarse a la salida Q A (LSB) y el clock
debe aplicarse al input A. Para que funcione como contador
biquinario el input A se conecta al Q D y el clock debe aplicarse
al input B. Ya que este contador cuenta con 4 entradas de reset
se debe tener en cuenta para habilitar la funcin de conteo la
siguiente tabla:
ENTRADAS de RESET
R0(1) R0(2) R9(1) R9(2)
1
1
0
x
1
1
x
0
x
x
1
1
x
0
x
0
0
x
0
x
0
x
x
0
x
0
0
x

QD
0
0
1

SALIDAS
QC
QB
0
0
0
0
0
0
CONTEO
CONTEO
CONTEO
CONTEO

QA
0
0
1

Diagrama del 74LS90

CI 74LS93: Este circuito integrado es un contador binario


natural de 4 bits. Para que cumpla la funcin de contador
binario natural, la entrada B debe conectarse a la salida Q A
(LSB) y el clock debe aplicarse a la entrada A. Ya que este
contador cuenta con 2 entradas de reset se debe tener en
cuenta para habilitar la funcin de conteo la siguiente tabla:

ENTRADAS de RESET
2

SALIDAS

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica
R1
1
1
0
x

R2
1
1
x
0

QD
0
0

QC
0
0

QB
0
0

QA
0
0

CONTEO
CONTEO
Diagrama del 74LS93

CI 74LS160: Este integrado es un contador BCD sncrono de 4


bits con carga paralela y despeje asncrono. Las entradas P 0, P1,
P2 y P3 son las entradas paralelas, stas se activan cuando las

entradas CET, CEP y PE


se encuentra en bajo y MR
en alto,
de este modo se puede realizar la carga paralela. Para realizar

el conteo se debe colocar CET, CEP, MR


y PE
en alto. Las
salida TC se activa al llegar al mximo estado (1001) y se

desactiva al pasar al siguiente estado (0000). La entrada MR


se activa en bajo; resetea las salidas.
Diagrama del 74LS160

CI 74LS161: Este integrado es un contador binario natural


sncrono de 4 bits con carga paralela y despeje asncrono. Las
entradas P0, P1, P2 y P3 son las entradas paralelas, stas se

activan cuando las entradas CET, CEP y PE


se encuentra en

bajo y MR en alto, de este modo se puede realizar la carga


paralela. Para realizar el conteo se debe colocar CET, CEP y
, MR

en alto. Las salida TC se activa al llegar al mximo


PE
estado (1001) y se desactiva al pasar al siguiente estado

(0000). La entrada MR
se activa en bajo; resetea las salidas.
3

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica

Diagrama del 74LS161

CI 74LS193: Este integrado es un contador binario natural


UP/DOWN de 4 bits con carga paralela. Para realizar la carga
paralela se debe conectar los pines PL y MR a tierra. Para
realizar un conteo se debe colocar el clock en UP (para conteo
ascendente) o en DN (para conteo descendente), tambin MR a
tierra y PL a Vcc. La salida TCU (CARRY) nos proporciona un
flanco de subida al pasar del mximo estado al siguiente estado
(el mnimo) cuando usamos el clock en UP (conteo ascendente).
La salida TCD (BORROW) nos proporciona un flanco de subida al
pasar del mnimo estado al siguiente estado (el mximo)
cuando usamos el clock en DN (conteo descendente).
Diagrama del 74LS193

2. Disear un contador de mdulo 6 con el CI 74LS90.


Determinar la relacin que hay entre las frecuencias de
las seales en las salidas de los flip-flop con la
frecuencia de la seal de reloj.

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica
Primero debemos conectar el pin CKB a la salida Q0 para que el
CI 74LS90 funcione como contador de dcadas. Luego
conectamos las entradas R9(1) y R9(2) a tierra. Despus
conectamos la salida Q1 a R0(1) y la salida Q2 a R0(2); stas
salidas habilitan el conteo hasta que llega al estado 110 donde
Q1 y Q2 se encuentran en alto. Cuando Q1=Q2=1 se habilita el
reset en las salidas, ya que R0(1)=R0(2)=1.
La relacin entre las frecuencias en las salidas con respecto a la
seal de reloj es la siguiente:
1
Para Q0: f Q 0= f CLK
2
1
Para Q1: f Q 1= f CLK
6
1
Para Q2: f Q 2= f CLK
6
Contador ascendente mdulo 6

Salidas del contador ascendente mdulo 6 con respecto al


clock

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica

3. Para el CI 74LS193, cmo se determina la seal de


conteo? Cul es la finalidad de las salidas /BORROW y
/CARRY ? .Qu ocurre cuando la carga y la entrada de
RESET se activan simultneamente?. Cul de las dos
entradas tiene mayor prioridad? Explique el modo de
carga paralelo en el contador 74LS193.
La seal de conteo se determina introduciendo el clock por una
de las dos entradas para ste. Una es el DN (clock down) para
el conteo descendente, la otra es el UP (clock UP) para el
conteo ascendente.
La salida TCU (CARRY) nos proporciona un flanco de subida al
pasar del mximo estado al siguiente estado (el mnimo)
cuando usamos el clock en UP (conteo ascendente). La salida
TCD (BORROW) nos proporciona un flanco de subida al pasar
del mnimo estado al siguiente estado (el mximo) cuando
usamos el clock en DN (conteo descendente). La finalidad de
las salidas CARRY y BORROW es la de aumentar la secuencia de
conteo mediante la interconexin de otro integrado 74LS193 de
la siguiente manera:
Contador ascendente MOD 256

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica

Contador descendente MOD 256

Cuando la entrada de carga paralela (PL) y la entrada de reset


MR (clear) se activan simultneamente la entrada de reset
tiene mayor prioridad, es decir; las salidas se resetean.
Para realizar la carga paralela se debe conectar los pines PL y
MR a tierra. Luego se procede a introducir los datos por las
entradas (DO,D1,D2 y D3) que se cargaran a las salidas (Q0,Q1,
Q2 y Q3).
4. Explique como utilizar el 74LS93 para implementar un
contador desde 0 hasta 11.
Primero debemos conectar el pin CKB a la salida Q0 para que el
CI 74LS93 funcione como contador de dcadas. Luego
conectamos la salida QC a R0(1) y la salida QD a R0(2); stas
salidas habilitan el conteo hasta que llega al estado 1100 donde
QC y QD se encuentran en alto. Cuando QC=QD=1 se habilita
el reset en las salidas, ya que R0(1)=R0(2)=1.
Contador ascendente mdulo 12

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica

Salidas del contador ascendente mdulo 12

5. Analizar el funcionamiento de los circuitos de la parte


experimental.
I.

Uso del CI. 74LS90: Primero se implementa la cuenta de 0 a


9 con un 74LS90 y posteriormente se une a otro 74LS90
para que la cuenta sea de 0 a 99 ya que cada integrado es
un contador BCD. Luego se implemento con dos integrados
hasta una cuenta menor a la mxima, que fue de 59.

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica

II.

Uso del CI 74LS93: En el segundo circuito, se uso el 74LS93,


se implementa la cuenta de 0 a 15 y las grficas en cada
una de sus salidas demuestran que es un divisor de
frecuencia de la salida anterior.

III.

Uso del CI 74LS76: Es un contador binario asncrono de 4


bits, se implementa para que cuente de forma ascendente y

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica
posteriormente se hace un arreglo para que cuente en forma
descendente.

IV.

Uso del 74LS161: Se verifica el funcionamiento del CI


74LS161 que es un contador binario sncrono de 4 bits con
carga paralela y despeje asncrono. Seguidamente se hace
un arreglo para poder obtener un contador BCD que cuente
de 0 a 9 usando solo compuiertas NAND.

V.

Uso del 74LS193: Se realiza la cuenta ascendente,


descendente y la carga paralela del contador.
Contador UP

10

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica

Contador DOWN

Carga paralela

11

Universidad Nacional Mayor de San Marcos


Facultad de Ingeniera Electrnica y Elctrica

BIBLIOGRAFA

Sistemas digitales. Principios y aplicaciones. Dcima edicin


Ronald J. Tocci, Neal S. Widner, Gregory L. Moss

www.datasheetcatalog.org

12