TECNOLGICO NACIONAL DE MXICO

Instituto Tecnolgico de Oaxaca

INSTITUTO TECNOLGICO DE OAXACA

INGENIERA ELECTRNICA

REPORTE DE PRCTICA

AMPLIFICACIN CON TRANSISTOR JFET

AUTOR:

Eric Oswaldo Zurita Garca

Porras Matias Cheyene Selena

ING. CESAR HERNNDEZ SNCHEZ

FECHA: 19/10/2016

Contenido
MARCO TEORICO.......................................................3
OBJETIVO GENERAL...................................................4
OBJETIVOS ESPECIFICOS...........................................4
ELABORACION DE LA PRACTICA EN SIMULACION.........5
ELABORACION DE LA PRACTICA EN LABORATORIO......7
CONCLUSION..........................................................10

MARCO TEORICO
El FET es un dispositivo semiconductor que controla un flujo de corriente por un
canal semiconductor, aplicando un campo elctrico perpendicular a la trayectoria
de la corriente.

El FET est compuesto de una parte de silicio tipo N, a la cual se le adicionan

dos regiones con impurezas tipo P llamadas compuerta (gate) y que estn
unidas entre s. Los terminales de este tipo de transistor se llaman Drenador
(drain), Fuente (source) y el tercer terminal es la compuerta(gate) que ya se
conoce. La regin que existe entre el drenador y la fuente y que es el camino
obligado de los electrones se llama "canal". La corriente circula de Drenaje(D) a
Fuente (S). Este tipo de transistor se polariza de manera diferente al transistor
bipolar.

El terminal de drenaje se polariza positivamente con respecto al terminal de

fuente (Vdd) y la compuerta o gate se polariza negativamente con respecto a la
fuente (-Vgg). A mayor voltaje -Vgg, ms angosto es el canal y ms difcil para la
corriente pasar del terminal drenador (drain) al terminal fuente o source. El FET
es controlado por tensin y los cambios en tensin de la compuerta (gate) a
fuente (Vgs) modifican la regin de rarefaccin y causan que vare el ancho del
canal.

Para que un transistor opere como amplificador debe estar polarizado en la

regin activa. El problema de polarizacin es el de establecer una corriente de
cd. Constante en el emisor (o colector). Esta corriente debe ser predecible e
insensible a variaciones en temperatura.

Los comportamientos de los amplificadores de seal pequea se pueden

determinar con ayuda de algunas ecuaciones sencillas. Estas ecuaciones se
basan en modelos o circuitos equivalentes del amplificador en cuestin. En este
caso los amplificadores BJT y FET de seal pequeas.

OBJETIVO GENERAL
En la prctica se usar el transistor JFET en un circuito de amplificacin en
conjunto con un transistor BJT como primera etapa.
El circuito a usar tendr la polarizacin de divisor de tensin ya que es de las
polarizaciones ms estable para JFET, la ganancia en voltaje que entrega con
un transistor JFET es pequea con respecto a lo que se puede ganar en un
circuito de amplificacin de un transistor BJT, la ganancia en corriente es la ms
favorable para un JFET a travs del drenador.

OBJETIVOS ESPECIFICOS

Verificar el comportamiento de un amplificador a JFET.

Experimentar con circuitos de aplicacin del JFET.
Utilizar un software de simulacin MULTISIM para ver el comportamiento
del circuito y posteriormente comprobarlo en protoboard
Obtener las grficas por medio de la herramienta osciloscopio y
comprobar la ganancia que nos entrega

ELABORACION DE LA PRACTICA EN
SIMULACION
En esta ocasin se dise una fase de amplificacin empleando un transistor
JFET (2N5454) ya que los transistores de este tipo son ms estables y se
obtienen mejores resultados a la hora de amplificar.

Para desarrollar esta prctica elegimos una configuracin en divisor de voltaje,

una vez hechos los clculos de todas las resistencias adems de unir la etapa
anterior de amplificacin en la cual usamos un transistor BJT se obtuvo el
siguiente circuito

Con este circuito obtuvimos la siguiente amplificacin cuando le pusimos en la entrada

una seal de prueba de 28mVrms en la cual el canal A representa la entrada y el canal
B la salida de la etapa del JFET donde la seal se amplifico

En la imagen se puede observar las dos seales, la seal de salida del BJT que como
se aprecia est desfasada 90 y la seal de salida del JFET en la que se corrige ese
desfasamiento de forma correcta.
Con esto comprobamos que nuestra configuracin es la adecuada

ELABORACION DE LA PRACTICA EN
LABORATORIO

 Fotografas donde se realizaron las mediciones en la entrada

y salida de la etapa de amplificacin con el transistor JFET

Frecuencia utilizada as como tambin los 28mV que se

introdujeron en la simulacin

 Fuente de voltaje utilizada para el circuito

en

en casi 5 volts en

Resultado de
las
mediciones
el osciloscopio
donde el
valor RMS de
entrada fue
amplificado
la salida

 Esta imagen corresponde al mismo circuito, pero con algunas

variaciones en los parmetros

CONCLUSION
En esta prctica se observ como una seal puede ser amplificada en una
configuracin de divisor de voltaje con un JFET.
El parmetro de transconductancia gm es muy importante en el anlisis del
JFET y se determina mediante la relacin del cambio en la corriente del drenaje
asociada con un cambio en el voltaje compuerta-fuente en la regin de inters.
Mientras mayor sea la pendiente de la curva ID en funcin de VGS, mayor ser
el nivel de gm. Adems, mientras ms cercano se encuentre el punto o regin
de operacin a la corriente de saturacin IDSS, mayor ser el parmetro de
transconductancia.
Los Amplificadores con FET se utilizan en lugar de los amplificadores con BJT
en el intervalo de frecuencias de 100MHz a 10GHz porque generan menos ruido
y tienen un mejor rendimiento en alta frecuencia.
Podemos llegar a la conclusin de que con los transistores JFET se puede lograr
un buen amplificador debido a la estabilidad que nos otorgan y debido a esto la

aplicacin de estos componentes es preferible en mbitos de amplificacin con

configuraciones que lo favorezcan