Professional Documents
Culture Documents
Laboratorio 12
Alumno:
Hidalgo Romn, Jhan Carlos
Panez Arzapalo, Jhon
Profesor(a):
Carretero, Helena
Seccin: C5-D
Fecha de realizacin: 07/11/16
Fecha de entrega: 14/11/16
2016 II
Contenido
1. INTRODUCCIN ....................................................................................................................................................... 2
2.
3.
OBJETIVOS ........................................................................................................................................................... 5
4.
4.5.4.
Implementacin ................................................................................................................................ 11
4.5.4.
Implementacin. ............................................................................................................................... 13
4.5.2. .................................................................................................................................................................. 13
4.5.3. Grfica del punto de operacin ............................................................................................................... 14
4.5.4. Comentarios ............................................................................................................................................ 15
4.
OBSERVACIONES ............................................................................................................................................... 16
5.
CONCLUSIONES ................................................................................................................................................. 16
6.
BIBLIOGRAFA .................................................................................................................................................... 16
1. INTRODUCCIN
Los MOSFET, o simplemente MOS (Metal-Oxide Semiconductor, Field Effect Transistor) son muy parecidos a los
JFET. La diferencia entre estos estriba en que, en los MOS, la puerta est aislada del canal, consiguindose de esta
forma que la corriente de dicho terminal sea muy pequea, prcticamente despreciable. Debido a este hecho, la
resistencia de entrada de este tipo de transistores es elevadsima, del orden de 10.000 MW, lo que les convierte
en componentes ideales para amplificar seales muy dbiles.
Existen dos tipos de MOSFET en funcin de su estructura interna: los de empobrecimiento y los de
enriquecimiento. Los primeros tienen un gran campo de aplicacin como amplificadores de seales dbiles en altas
frecuencias o radio-frecuencia (RF), debido a su baja capacidad de entrada. Los segundos tienen una mayor
aplicacin en circuitos digitales y sobre todo en la construccin de circuitos integrados, debido a su pequeo
consumo y al reducido espacio que ocupan.
A continuacin se detallar en este informe el funcionamiento para cada tipo de MOSFET para poder implementar
los dispositivos, comparar y comprobar su funcionamiento con lo estudiado, al final se darn los resultados
obtenidos en el laboratorio junto a la explicacin del funcionamiento de cada circuito.
2. FUNDAMENTO TERICO
MOSFET de empobrecimiento
Para que un transistor de efecto de campo funcione no es necesario suministrar corriente al terminal de puerta o
graduador. Teniendo en cuenta esto, se puede aislar totalmente la estructura de la puerta de la del canal. Con esta
disposicin se consigue eliminar prcticamente la corriente de fuga que apareca en dicho terminal en los
transistores JFET. En la siguiente figura se puede apreciar la estructura de un MOSFET de canal N.
Este componente, puede funcionar tanto en la forma de empobrecimiento como de enriquecimiento, como puede
observarse en la siguiente figura:
La forma de trabajo de empobrecimiento se explica debido a que los electrones de la fuente pueden circular desde
el surtidor hacia el drenador a travs del canal estrecho de material semiconductor tipo N. Cuanto mayor sea la
diferencia de potencial VDD aplicada por la fuente, mayor ser esta corriente. Como ocurra con el JFET, la tensin
negativa, aplicada a la puerta, produce un estrechamiento en el canal, debido al empobrecimiento de portadores,
lo que hace que se reduzca la corriente de drenador. Aqu se aprecia claramente que, el fenmeno de control se
realiza a travs del efecto del campo elctrico generado por la tensin VGG de la puerta.
Debido a que la puerta est aislada del canal, se puede aplicar una tensin positiva de polarizacin al mismo. De
esta manera, se consigue hacer trabajar al MOSFET en enriquecimiento. Efectivamente, la tensin positiva del
graduador provoca un aumento o enriquecimiento de electrones libres o portadores en el canal, de tal forma que,
al aumentar la tensin positiva VGG, aumenta tambin la corriente de drenador.
Tipo de enriquecimiento
Este tipo de MOSFET est diseado de tal manera que slo admite la forma de trabajo en modo de
enriquecimiento. La aplicacin fundamental de este transistor se realiza en circuitos digitales, microprocesadores,
etc.
Este transistor slo conduce cuando son aplicadas tensiones positivas al drenador, por lo que normalmente estar
en no conduccin o apagado.
El smbolo que representa al MOSFET de enriquecimiento son los que se indican en las siguientes figuras, siendo
el (a) de enriquecimiento y canal N y en el (b) MOSFET de enriquecimiento y canal P.
Observa cmo la lnea del canal en estos transistores se representa como una lnea punteada.
3. OBJETIVOS
DRAIN
DRAIN
GATE
GATE
SOURCE
SOURCE
Figura 1.
Descripcin
y aplicacin
Transistor
MOSFET de
canal N
utilizado para
amplificar o
conmutar
seales
electrnicas.
BVDSS
BVGS
ID
(VGS=0)
ID=0.25mA
VDS=VGS;
ID=0.25mA
TC=25
Min=2V
Max=4V
5.5 A
400V
Tabla 1.
VGS
PD
TC=25
20V
74W
Prueba de un MOSFET.
Figura 3
Valor medido
0
0.53
0.18
0
0.275
Comentarios
Las tensiones en sus terminales pueden cambiar al cortocircuitar VGS con un pequeo disparo al energizarlo con
el multmetro. Los valores tomados pueden disminuir o aumentar.
Figura N4
0
0
2
0
4
0.14
6
2.12
8
4.12
10
6.11
12
8.1
Tabla N3
4.2.4. Comentarios
El circuito nos muestra un MOSFET de enriquecimiento, el cual una alimentacin entre G-S nos permitir controlar
la corriente que puede salir de VDD
Se puede observar que mediante la fuente VDD permite la circulacin de corriente de source a drain, y esta
corriente es controlada mediante la tensin VGS, el cual al pasar la tensin umbral
Figura N5
= 6mA
VP
= -3V
Calculado
VGS
ID
VDS
VD
VG
VS
-0.8V
3.1mA
10.1V
12.42V
1.5V
2.32V
Tabla N4
10
-3
-2
-1
4.3.4. Comentarios
Las variables segn la grfica que definen la funcin son:
IS=ID
Al realizar los clculos tericos la funcin queda definida para la siguiente ecuacin.
ID= (1.5V VGS)/750
11
Figura N6
= 6mA
VGS(encendido)
=8V
VGS(Th)
=3V
Calculado
VGS
ID
VDS
VD
VG
VS
6.4V
2.75mA
6.4V
6.4V
5.6V
-12V
Tabla N5
12
10
11
4.4.4. Comentarios:
Las variables segn la grfica que definen la funcin son:
ID (corriente en el drenador): es la variable independiente.
VGS (voltaje Gate-Fuente): es la variable independiente o variable de control.
En este circuito la cada de tensin de la resistencia de 2K es la misma tensin que caer sobre la resistencia en la
compuerta, por eso podemos afirmar que VG=VD.
Debido a la conexin directa entre los puntos G y D, tambin el punto comn S; podemos plantear que VDS=VGS.
Al realizar los clculos tericos la funcin queda definida para la siguiente ecuacin.
ID= (12V VGS)/2K
13
Figura N7
ID(encendido)
= 3mA
VGS(encendido)
=10V
VGS(Th)
=5V
Calculado
VGS
ID
VDS
VD
VG
VS
12.5V
6.7mA
14.4V
19.9V
18V
5.49mA
Tabla N6
14
30
25
20
15
10
10
15
20
15
4.5.4. Comentarios
Las variables segn la grfica que definen la funcin son:
ID (corriente en el drenador): es la variable independiente.
VGS (voltaje Gate-Fuente): es la variable independiente o variable de control.
VG se determina mediante Vth, ya que las resistencias que originan la cada de tensin forman un divisor de
tensin
Al realizar los clculos tericos la funcin queda definida para la siguiente ecuacin.
La funcin que incluye la relacin directa con la tensin en el drenador viene dada por:
VDS = 40V IS*RS ID*RD . ID=IS
VDS = 40V ID*(RS+RD)
ID = (40V VDS)/ (3.82K)
De la malla de azul:
VGS=VG ID*RS . Ecuacin que define la ID respecto a una fuente fija en el drenaje, dependiendo
del divisor de tensin el cual nos resulta un voltaje en el la compuerta VG y de la resistencia RS.
16
4.
OBSERVACIONES
Todos los clculos de los circuitos se desarrollaron mediante el mtodo aproximado para hallar el
punto de operacin.
5.
CONCLUSIONES
Para la polarizacin por divisor de tensin tipo empobrecimiento el ID puede tomar valores mayores que
IDSS.
En el circuito de polarizacin por realimentacin, se puede observar claramente segn la figura N6 que
la cada de tensin va directamente a la compuerta, teniendo as un VG = VD; tambin podemos concluir
que cambiando los valores de la resistencia en el DRAIN, podemos establecer distintos valores de tensin
en VGS y con ello a su vez se podra variar la corriente en el DRAIN, siempre y cuando el voltaje VG haya
alanzado su voltaje umbral o de activacin.
En el circuito de la figura N7 se concluye que mediante un divisor de tensin se aplica un voltaje en el
GATE y ste nos permite el control de flujo de corriente S D, en este caso el voltaje VG se puede variar
dependiendo de las resistencias en el divisor de tensin y con ello el VGS nos funcionara como interruptor
al disminuir o aumentar el voltaje pasando el valor de voltaje umbral sobre la compuerta.
6.
BIBLIOGRAFA
17