Professional Documents
Culture Documents
Germanio 0,3v
200
Silicio: 0,7v
100
80
70
60
60
50
50
40
40
30
20
30
10
0
VBE
(Volts)
20
10
0
0 1
10
100
200 Ic(ma)
VCEO
hFE(min)
hFE(max)
Circuito Original
I1
IC
+
V1
VRc
-
VBB
I2
Hallar RC y RE
R1
IB
IcQ =
Rc
+
Vbe +
V2
Vcc
R2
VRE
Vce
RE
IE
Vc
Ve
-
Icsat = (Vcc)/(Rc+Re)
(Rc+Re) = (Vcc)/Icsat
Icsat = 2 * IcQ
VceQ = Vcc/2
Vcecorte = Vcc
Re = (Rc) y (Rc)
Re= (Rc+Re)/4*
*1
Rc= (Rc+Re)/4* * 3
Ic(mA)
Rc
+
Vce
R1
VBB
RE
R2
VCE
Transistor PNP
(Volts)
Circuito Original
Vcc
Circuito Equivalente
Hallar VBB R1 y R2
R1
Rc
Vcc
Rc
Rth
Ve= Re*IeQ
VBB =Vth = Ve+Vbe
IR2 = 20IBQ a 60IBQ
IR2 = (Vcc)/(R1+R2)
(R1+R2) = (Vcc)/IR2
R2 = VBB/IR2
R1 = (R1+R2) - R2
RE
R2
Vth = (R2/(R1+R2))*Vcc
Rth = R1||R2
Rth = (R1*R2)/(R1+R2)
Vth
RE
R1
Rc
+
VBB
R2
Vce
RE
Transistor PNP
3
Anlisis
VBB -Vbe-Ve=0
2
3
IC
I1=I2+Ib
4
5
+
-
Vce
Ic Ie
Vcc-(Ic*Rc)-Vc = 0
Vc =Vcc-(Ic*Rc)
Vce=Vc-Ve
RE
R2
I2
Ve = VBB-Vbe
Ie = Ve/Re
Ie =Ic+Ib
Rc
IB
VBB
VBB = (R2/(R1+R2))*Vcc
IE
Corriente Alterna
Diseo
Datos
Vcc
1
2
3
4
5
6
VBB =
Ve =
Ie =
Ic =
Vc=
Vce=
R1
Rc
c1
c2
R2
RE
RL
c3
Condensador de Acoplo c1
El Condensador de Acoplo permite no alterar la seal alterna y eliminar cualquier componente de corriente continua
Xc 0,1 (R)
La Reactancia Capacitiva (Xc) del
circuito debe ser cuando menos 10
veces menor a la resistencia (R) de
Thevenin vista desde el condesador
como la carga
R1
c1
R2
Corriente Alterna
Diseo
Condensador de Acoplo
c2
c2
RL
Xc 0,1 (R)
La Reactancia Capacitiva (Xc) del
circuito debe ser cuando menos 10
veces menor a la resistencia (R) de
Thevenin vista desde el condesador
como la carga
Z = Rth2 + Xc2
C
Rth
Anlisis Completo
Anlisis
Analisis en Directa
Solo se consideran las fuentes de tensin Directa
Los capacitores se comportan como circuitos abiertos
Vcc
R1
Rc
c1
R1
RE
R2
c3
Rc
c1
c2
Vcc
RL
c2
R2
RE
c3
RL
Rc
R2
RE
Anlisis Completo
Anlisis
AC
Analisis en Alterna
La corriente continua se comporta como un cortocircuito
Los capacitores se comportan como cortocircuitos
Vcc
Vcc
R1
Rc
c1
RE
R2
c3
Rc
c1
c2
R1
RL
c2
RE
R2
c3
RL
Rc
+
+
RL
R2
rc=
(Rc || RL)
RC
RL
rc = (Rc*RL)/(Rc+RL)
R1
R2
RC
RL
RB=
(R1 || R2)
R1
R2
RB= (R1*R2)/(R1+R2)
Anlisis Completo
Anlisis
Vcc
Rc
R1
Rs
c1
c2
rb
+
Vs
RE
R2
RL
c3
rb =
25mV = x 25mV
Ib
Ie
Zi(Etapa)
Modelo T
IC
IC
N
IB
IB
Zi(base)
R2
rb
Vs
Zi(Etapa) = R1 II R2 || rb
Rs
R1
IE
re
-
IE
Vbe
Vs
IC
IB
RB
rb
Zi(Etapa)
Zi(Etapa)
rb + RB
9
Anlisis Completo
Anlisis
Vi(Pico) =
Rs + Zi(Etapa)
x Vs
IE
QH
IE
ie
Q
QL
VBE
VBE
vbe
10
Anlisis Completo
Anlisis
25mV =
Ie
VBE
=
IE
Vbe
ie
VBE
re
0,1 * IEQ
re
IE 0,1 (IEQ)
Una seal de entrada se considera pequea cuando el
valor pico a pico de la variacin de corriente que
produce el emisor IE es como mximo el 10% de la
corriente de polarizacin del emisor
11
Corriente Alterna
Diseo
c3
R1
Xc 0,1 (R)
La Reactancia Capacitiva (Xc) del
circuito debe ser cuando menos 10
veces menor a la resistencia (R) de
Thevenin vista desde el condesador
como la carga
Rth =[(R1||R2)+re] II Re
RE
R2
c3
R1||R2
re
RE
Xc = 0,1(R)
Xc = 1
f es la frecuencia ms baja de la seal de
2 f C entrada
C= 1
2 f Xc
12
Anlisis Completo
Anlisis
Vent= Ib * re
Vsal= Ic * (Rc || RL)
Vsal= Ib* (Rc || RL)
Av= (Rc || RL) / re
rc= (Rc || RL)
Av(Max) =
rc
re
rc
re+Re
Vsal
Vs
Av(db) = 20log(av)
Av =
rc
re
re+Re
13
Anlisis Completo
Anlisis
Zo(Etapa) = Rc II roe
rc
re
QH
IE
Q
QL
VBE
vbe
14
Anlisis Completo
Anlisis
ac = hfe = Ic = ic
Ib
ib
Ic
io= Vo * RL
ii= Vi / Zi
Ai= io / ii
Ai(dB)= 20log(Ai)
QL
Q
QH
Ic
IB
IB
15
Amplicadores Multietapa
Ancho de Banda (BW)
Escala de frecuencias dentro de la cual la ganancia de voltaje
disminuye hasta 3 dB
fL =
1
1
=
2XcC 2ReqC
Hallar fL1
Xc1
C1
Rs
Rs
Xc1
Vs
C1
C1
Xc1
Xc1
Zi
Zi
Req1
f
fL1
Req1 = Zi + Rs
Hallar fL2
Xc1
Ic
Zo
C2
C2
C2
Xc2
Xc2
Xc2
RL
Zo
Req2
RL
Req2 = Zo+ RL
fL2
16
Amplicadores Multietapa
Hallar fLE
Rs/
Vs
Rs/
B re E
B re E
CE
R1/
R2/
CE
RE
R1/
Reqi
R2/
RE
Reqi
Reqi= re + (R1/ac||R2/ac||Rs/ac)
XcE
ReqE=RE||Reqi
CE
XcE
ReqE
f
ReqE
fLE
17
Amplicadores Multietapa
Ganancia en Tensin (Av) en multietapa
Av= (Av1)(Av2)(Av3)...(Avn)
Vin
Av1
Vout
Vin
Av2
Vout
Vin
Av3
Vout
18
Amplicadores Multietapa
Vcc
Rc
R1
Rg
Vg
c1
c2
RE
R2
Rc2
R12
c22
Re2
c3R22
RL
c32
IC
R1
--
IC
R2
RC
R12
R22
Rc2
Zi(base)
Zi(base)
re
re
Zi(Etapa 1)
RL
Zi(Etapa 2)
Vg
IC
Zi(Etapa 1)
Vi
IC
RC
Zi(Etapa 2)
Rc2
RL
rc etapa 1
re etapa 1
Av2 =
rc etapa 2
re etapa 2
rc(etapa 2) =Rc2 || RL
Av = Av1 * Av2
19
Amplicadores Multietapa
Estabilidad de la Ganancia en Tensin (Av)
Amplicador con Resistencia de Emisor Re sin desacoplar. RETROALIMENTACION NEGATIVA
Esta conguracin permite resolver 3 problemas.
1- La tensin de alterna a la salida depende de Zin(etapa).
2- La no linealidad de la curva del diodo de emisor es el origen de la distorsin para la
corriente de emisor en seales grandes.
Problemas de estabilidad en la ganancia en tensin alterna ya que esta ganancia depende de
la resistencia interna re de emisor en alterna.
Esta re depende de la Ie y esta a su vez depende de la
temperatura. Esto implica que cuando hay cambios de
temperaturas la ganancia en tensin se vuelve
rc
indeseable.
Av =
re
Cuando re se incrementa la Av se reduce y viceversa.
re =
25mV
Ie
Av =
rc
re+Re
Av =
Av =
rc
re
rc
re+Re
Para resolver este y reducir los efectos de re por temperatura pero sin perder toda la ganancia al
mximo, sacricaremos un poco de esta colocando una Re1 sin desacoplar que tendr un valor
aproximado de 10 veces re y quedara entonces Re2 restandole el valor de Re1 y con desacoplo.
Esto es resistencia de emisor con retroalimentacin negativa
Ahora el emisor tendr 2 resistencias Re1 y Re2.
Para anlisis en directa Re = Re1+Re2.
20
Amplicadores Multietapa
Para anlisis en alterna tendremos
aunque se sacrique un poco de
los menos 10 veces mayor que re
cambios de temperatura.
rc
re+Re1
Av =
Re1 10 re
Vcc
Rc
R1
Rg
c1
c2
Zi(base)
Vg
R2
RE 1
RE 2
RL
c3
Zi(base)=
(re + Re1)
rc
re+Re1
Av =
Zi(Etapa)
Con esto tendremos muca mas impedancia en la entrada de la etapa y ser ms fcil que se cumpla la regla
de rg 100 veces menor que Zi (etapa) y ya no ocurrira tanta atenuacin en la entrada de la etapa y por
ende en la salida.
La Re1 tiene 3 ventajas.
1-Estabiliza la ganancia en tensin en alterna.
2- Reduce la distorsin de seales grandes.
3- Aumenta la impedancia de entrada de la base por lo que esto har que no se atene la seal de entrada y por
tanto la de salida.
La Re1 tiene 1 desventaja.
1-Se reduce un poco la ganancia en tensin
Si la seal de entrada es pequea y su resistencia interna Rs tambin conviene disear un circuito en que su 1ra
etapa este totalmente desacoplada para obtener toda su ganancia.
En la segunda etapa se debe desacoplar con retroalimentacin negativa ya que tendremos una seal ms grande y
una impedancia de entrada equivalente a la de salida de la primera etapa grande y se pueda cumplir la regla Rs (En
este caso Zout(etapa 2) 100 veces menor que Zi (etapa1)).
21