CIRCUITOS DIGITALES II

UNMSM

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, DECANA DE AMRICA)
FACULTAD DE INGENIERIA ELECTRNICA Y ELCTRICA
E.A.P DE INGENIERA ELECTRNICA

DISEO FSM Y
ARQUITECTURAS DIGITALES
Alumno
Aaron Tello Ruiz

Codigo
14190107

Curso
Circuitos Digitales II

Profesor
Dr. Rubn Alarcn Matutti

2016
Informe 5

CIRCUITOS DIGITALES II

UNMSM

ARQUITECTURAS DIGITALES
PREGUNTAS OBLIGATORIAS
A. Implementar un detector de secuencias de 4 dgitos que no
pertenezcan al cdigo BCD. El circuito empezar a leer cuando le
llegue un 1 por la entrada serial X y la salida ser 1 si es que la
secuencia ingresada, desde el bit menos significativo hasta el
ms significativo, no pertenece al cdigo BCD.

DIAGRAMA DE ESTADOS MOORE

TABLA DE ESTADOS
X
A
B
C
D
E
F
G
H

0
A
C
D
E
A
G
A
A

1
B
C
F
G
A
G
H
B

Z
0
0
0
0
0
0
0
1

Sean A=000, B=001, C=010, D=011, E=100, F=101, G=110,

H=111
X

Informe 5

CIRCUITOS DIGITALES II

UNMSM

000
001
010
011
100
101
110
111

000
010
011
100
000
110
000
000

001
010
101
110
000
110
111
001

0
0
0
0
0
0
0
1

ECUACIN DE SALIDA
y1y0\y2
00
01
11
10

0
0
0
0
0

1
0
0
1
0

ECUACIONES DE ENTRADA USANDO FF TIPO T

y1y0\xy2
00
01
11
10

00
0
1
1
0

01
0
0
1
1
T0

11
0
0
1
1

10
0
1
0
1

11
1
1
1
0

10
0
0
0
1

11
1
1
0
1

10
1
0
0
1

T 0= x y2 y 0+ y2 y1 y 0+ xy 1 y0+ y 1 y 2
y1y0\xy2
00
01
11
10

00
0
0
1
0

01
1
1
1
1
T1

T 1= y 0 y 1 x + x y 2+ y1 y 2+ y 0 y 2+ y0 y 1 y2 x
y1y0\xy2
00
01
11
10

00
0
0
0
1

01
1
1
1
1
T2

T 2= y 1 y0+ y 2 x + y 2 y1+ y 1 x y2+ x y1 y0

IMPLEMETACIN DEL CIRCUITO EN DSCH

Informe 5

CIRCUITOS DIGITALES II

UNMSM

B. Revisar y entender el ejemplo ROM 8x8. Se pide:

a. Modificar el diseo para mostrar en el display la palabra
HOLA!
b. Modificar el diseo para mostrar FIEE 2017
SOLUCIN
El ejemplo contiene un arreglo de puertas y tres relojes:
-

De frecuencia 10ns
De frecuencia 20ns
De frecuencia 40ns

De esta forma funcionan como un contador que va activando una por una
las puertas AND que a su vez activan 8 lneas de transistores MOS en un
arreglo tipo celda de 8x8.
Estas lneas de MOS van a un display que muestra ciertos caracteres segn
la seal de entrada que reciba.
Las lneas horizontales estn conectadas con las verticales con transistores
MOS en los puntos de cruce donde deba ir un 1 segn el cdigo binario que
se desee introducir. Este cdigo binario corresponde al asignado en ASCII
para el carcter que se desee mostrar en el display. Cada carcter aparece
en el display con un flanco de reloj y solo dura el tiempo que el contador
tenga programado, que en este caso es 10ns.

Informe 5

CIRCUITOS DIGITALES II

UNMSM

a. Palabra HOLA! en el display.

Para mostrar la palabra deben conocerse los nmeros binarios que les
corresponden en ASCII. El carcter no es imprimible, por tanto se
utiliz el carcter i ( i minscula).
CARCTER
i
H
O
L
A

Espacio

ASCII
105
72
79
76
65
33
32

BINARIO
01101001
01001000
01001111
01001100
01000001
00100001
00100000

b. Palabra FIEE2017 en el display.

Informe 5

CIRCUITOS DIGITALES II

UNMSM

En este caso se utiliza la cantidad mxima de palabras permitidas que

es 8 palabras binarias: una para cada carcter de lo que se desea
mostrar. Nuevamente es necesario conocer el cdigo ASCII de los
caracteres imprimibles para ser mostrados en el display.
CARCTER
F
I
E
2
0
1
7

ASCII
70
73
69
50
48
49
55

BINARIO
01000110
01001001
01000101
00110010
00110000
00110001
00110111

C. Revisar y entender el funcionamiento del ejemplo 8051Traffic.sch.

a. Hacer un resumen sobre la arquitectura interna del
procesador Intel 8051.
b. Descargar el artculo Intel8051DSCH.pdf.

Informe 5

CIRCUITOS DIGITALES II

UNMSM

c. Describir y hacer un diagrama de flujo del funcionamiento del

ejemplo 8051Traffic.sch.
SOLUCIN
a. Arquitectura interna
ste microcontrolador est basado en la Arquitectura Harvard (es
decir, existen espacios de direcciones separados para cdigo y datos).
Aunque originariamente fue diseado para aplicaciones simples, se
permite direccionar 64 KB de ROM externa y 64 KB de RAM por medio
de lneas separadas chip select para programa y datos.
Adicionalmente, el microcontrolador contiene una memoria interna,
dividida en dos partes: los SFR y memoria de propsito general. Los
SFR (Special Function Registers), son los registros proporcionados por
el microcontrolador, y tienen asignadas direcciones en esta memoria
interna. El acceso a esta memoria interna es ms rpido que el acceso
a la memoria externa, pero es de tamao limitado. Parte de esta
memoria interna adems se usa como pila durante las llamadas a
funcin y el proceso de interrupciones.
La mayora de los 8051 incluyen:
una o dos UARTs
dos o tres temporizadores
128 o 256 bytes de RAM interna (16 bytes de los cuales son
direccionables a nivel de bit)
cuatro o cinco registros de entrada/salida
entre 0k-54K de memoria interna de programa.
El ncleo 8051 original ejecuta un ciclo mquina cada 12 ciclos de
reloj, requiriendo la mayora de instrucciones uno o dos ciclos
mquina. Pero actualmente la mayora de fabricantes ofrecen
versiones mejoradas que solo requieren de 2 a 4 ciclos de reloj por
cada instruccin mquina.
Los microcontroladores 8051 modernos ofrecen muchas mejoras
sobre el original. Mejoras comunes incluyen watchdog timers (un
temporizador programable que "resetea" el microcontrolador si no se
refresca en cierto tiempo), osciladores internos, memoria de
programa Flash ROM interna, cdigo de inicializacin en ROM,
almacenamiento en EEPROM interna, IC, SPI, USB, generadores PWM,
conversores analgicos A/D y D/A, relojes de tiempo real RTC,
temporizadores y contadores extra, facilidades
de depuracin internas, ms fuentes de interrupcin, modos de bajo
consumo, interfaz CAN, etc.

Informe 5

CIRCUITOS DIGITALES II

UNMSM

b. Intel8051DSCH

Informe 5

CIRCUITOS DIGITALES II

UNMSM

c. Ejemplo 8051Traffic.dsh
En el ejemplo vemos un uC 8051 con un cdigo fuente que ya le fue
asignado.
// Traffic Lights E. Sicard

Informe 5

CIRCUITOS DIGITALES II

UNMSM

// 11.nov.01
L1 MOV P3,#84H
ACALL TEMPO
{ Feu1=r,F2=vert }
JB P2.2,URG
JB P2.1,FJ
AJMP L1
FJ ACALL TEMPO
MOV P3,#88H
{ Feu1=r,F2=jaune}
ACALL TEMPO
MOV P3,#90H
ACALL TEMPO
{ r, r}
L2 MOV P3,#30H
{v,r}
JB P2.2,URG
JB P2.0,FJ1
AJMP L2
FJ1 ACALL TEMPO
MOV P3,#50H
ACALL TEMPO
{ j, r }
MOV P3,#90H
ACALL TEMPO
{ r, r }
MOV P3,#84H
AJMP L1
{ Temporisation}
TEMPO NOP
NOP
NOP
NOP
NOP
NOP
NOP
RET
{ Urgence }
URG MOV P3,#48H
NOP
MOV P3,#0
JNB P2.2,L1
AJMP URG

Informe 5

CIRCUITOS DIGITALES II

UNMSM

PREGUNTAS ADICIONALES

Informe 5

CIRCUITOS DIGITALES II

UNMSM

1. Disear un circuito secuencial sncrono que permita detectar

secuencias de 4 o ms 1 consecutivos en su entrada.
Solucin
Su diagrama de estados es el siguiente:
MOORE

Para 5 estados se utilizan 3 FF.

Q
2
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

J2

Q
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

Q
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

Y
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Q2
+1
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
0

Q1
+1
0
0
0
1
0
1
0
0
0
0
0
1
0
1
0
0

Q0
+1
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0

J2
0
0
0
0
0
0
0
1
X
X
X
X
X
X
X
X

K
2
X
X
X
X
X
X
X
X
1
0
1
0
1
0
1
1

J1
0
0
0
1
X
X
X
X
0
0
0
1
X
X
X
X

K
1
X
X
X
X
1
0
1
1
X
X
X
X
1
0
1
1

J0
0
1
X
X
0
1
X
X
0
1
X
X
0
1
X
X

K
0
X
X
1
1
X
X
1
1
X
X
1
1
X
X
1
1

Z
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1

K2

Informe 5

CIRCUITOS DIGITALES II
Q2Q1\Q
0.Y
00
01
11
10

0
0
0
0
X
X

0
1
0
0
X
X

1
1
0
1
X
X

UNMSM
1
0
0
0
X
X

Q2Q1\Q
0.Y
00
01
11
10

J 2=Q 1.Q 0. Y

1
1
X
X
1
0

1
0
X
X
1
1

K1
0
0
0
X
X
0

0
1
0
X
X
0

1
1
1
X
X
1

1
0
0
X
X
0

J 1=Q 0.Y
K 1=nY +Q 0

J0
Q2Q1\Q
0.Y
00
01
11
10

0
1
X
X
0
0

K 2=nY +Q 1.Q 0

J1
Q2Q1\Q
0.Y
00
01
11
10

0
0
X
X
1
1

Q2
Q1\
Q0.
Y
00
01
11
10

00

01

X
1
1
X

11

X
0
0
X

10

X
1
1
X

X
1
1
X

K0
0
0
0
0
0
0

0
1
1
1
1
1

1
1
X
X
X
X

1
0
X
X
X
X

J 0=Y
K 0=Q 0

Q2
Q1\
Q0.
Y
00
01
11
10

00

01

X
X
X
X

11

X
X
X
X

10

1
1
1
1

1
1
1
1

Informe 5

CIRCUITOS DIGITALES II

UNMSM

Mapa K de salida.
Q2Q1\Q
0.Y
00
01
11
10

0
0
0
0
0
0

0
1
0
0
1
1

1
1
0
0
1
1

1
0
0
0
0
0

Z =Q2. Y

2. Disear un circuito cuya salida sea 1 cuando en la entrada se

detecte la secuencia 1001.

Informe 5

CIRCUITOS DIGITALES II

Q1
0
0
0
0
1
1
1
1

Q0
0
0
1
1
0
0
1
1

UNMSM

x
0
1
0
1
0
1
0
1

Q1+1
0
0
1
0
1
0
0
0

Q0+1
0
1
0
1
1
0
0
0

D1
0
0
1
0
1
0
0
0

D0
0
1
1
0
1
0
0
0

S
0
0
0
0
0
0
0
1

D1
Q1Q
0\X
00
01
11
10

0
1
0
1

0
0
0
0

D1=nQ 1.Q 0. nX +Q 1.nQ 0. nX

D0
Q1Q0
\X
00
01
11
10

S
0

0
0
0
1

1
1
0
0

Q1Q
0\X
00
01
11
10

0
0
0
0
0

1
0
0
1
0

D 0=nQ 1. nX +Q 1.nQ 0. nX

s=Q 1. Q0. X

DIAGRAMA DE TIEMPOS

Informe 5

CIRCUITOS DIGITALES II

UNMSM

3. Disear el circuito correspondiente a la figura.

Informe 5

CIRCUITOS DIGITALES II

UNMSM

Solucin
El circuito corresponde a un FSM Moore, ya que sus salidas no
dependen de las entradas.
Como las salidas no fueron especificadas, se tomaron como los
estados actuales de los FF.

z 1= y 1

z 2= y 2

TABLA DE FUNCIONAMIENTO DE FFJK

Informe 5

CIRCUITOS DIGITALES II

Q
1
0
0
0
0
1
1
1
1

UNMSM

Q
0
0
0
1
1
0
0
1
1

X
0
1
0
1
0
1
0
1

Q1
+1
0
0
1
0
1
1
1
0

Q0
+1
1
0
0
0
1
0
1
0

J1

J1
0
0
1
0
X
X
X
X

K
1
X
X
X
X
0
0
0
1

J0
1
0
X
X
1
0
X
X

K
0
X
X
1
1
X
X
0
1

K1

Q1Q0\X
00
01
11
10

0
0
1
X
X

1
0
0
X
X

J 1=Q 0.nX
K 1=Q 0. X

Q1
Q0\
X
00
01
11
10

X
X
0
0

X
X
1
0

J0

K0

Q1Q0\X
00
01
11
10

0
1
X
X
1

1
0
X
X
0

JO =nX

K 0= X +nQ 1

Q1
Q0\
X
00
01
11
10

X
1
0
X

X
1
1
X

Informe 5

CIRCUITOS DIGITALES II

UNMSM

Informe 5