UNIVERSIDAD NACIONAL DE SAN

AGUSTIN
Facultad de Ingeniera de Produccin y
Servicios
Escuela Profesional de Ingeniera Electrnica

SISTEMAS DE CONTROL DIGITAL

LABORATORIO
ING. OSCAR SALAZAR A.
PROYECTO: MUESTREADOR Y RETENEDOR DE
SEALES
INTEGRANTES:
Villanueva Dias Gabriel
Medina Villagmez Brayan Kevin
Chara Roque Jean Carlos
Quirita Huamanquispe Frank

Arequipa - Per
2016

PROYECTO: MUESTREO Y RETENCION DE SEALES

1. INTRODUCCIN
En los sistemas discretos, en los sistemas de datos muestreados y en
los sistemas de control digital, por lo general una o varias de las
seales que intervienen en el proceso son seales analgicas que
deben ser transformadas a seales discretas para poder ser
empleadas de forma adecuada dentro de este tipo de sistemas. Para
lograr la discretizacin de las seales, se debe aplicar primero el
proceso de muestreo y obtener as una seal formada nicamente por
las muestras discretas en tiempo de la seal analgica.
El proceso de muestreo puede representarse a travs de un switch
que se cierra cada t = kT segundos durante un tiempo de muestreo
(p), la entrada de este switch es una seal analgica y la salida es
una seal muestreada como se muestra en la figura 1.1.

FIGURA: 1.1
Otra forma de representar al proceso de muestreo es a travs de un
modulador en amplitud, que realiza el producto de un tren de impulsos
unitarios discretos generados en los instantes kT y la seal analgica que se
desea muestrear, obtenindose como producto los mismos pulsos discretos
pero modulados en amplitud por la seal de entrada, a esta salida se le
denomina la seal muestreada, tal y como se muestra en la figura 1.2.

FIGURA: 1.2

EL RETENEDOR
El retenedor, tiene la funcin de reconstruir la seal muestreada a partir de
los valores de las muestras generadas por el muestreador, empleando para
ello, polinomios de diferentes grados. Entre los ms empleados estn los
retenedores de orden cero y de primer orden. En la figura 1.3 se presenta
un retenedor de orden cero.

FIGURA 1.3: presenta un retenedor de orden cero.

2. Planteamiento del problema a desarrollar en el laboratorio.

En este laboratorio veremos que se implementaran 2 circuitos, que
realizan las funciones de muestreo y retencin respectivamente
empleando circuitos analgicos, compuertas digitales y
amplificadores operacionales, haciendo la anotacin de que en los
sistemas de control digital estas funciones se realizan a travs de los
convertidores analgico digitales que contienen de manera intrnseca
a dichas funciones de muestreo y retencin (S/H, Sample and Hold).
El presente trabajo consiste en el uso y funcionamiento del mdulo:
Muestreador y Retenedor, presentaremos una seal analgica
mediante pulsos, es decir en tiempo discreto, este proceso lo
llamaremos muestreo.

3. Justificacin: porque se debe estudiar el modulo.

Este proyecto pretende implementar los conocimientos del alumno,
sobre el principal funcionamiento del mdulo, muestreador y
retenedor, conjuntamente con los equipos requeridos para este
proceso de muestreo.
El muestreador es el elemento fundamental en un sistema de control
de tiempo discreto. Consiste simplemente en un interruptor que se
cierra cada T segundos para admitir una seal de entrada. En la
prctica, la duracin del muestreo debe ser mucho menor que la
constante de tiempo ms significativa de la planta o proceso. La
funcin del muestreador es convertir una seal continua en el tiempo
(anloga) en un tren de pulsos en los instantes de muestreo 0, T, 2T
en donde T es el periodo de muestreo.

OBJETIVOS

Objetivo general
Analizaremos las variaciones que se producen en el proceso de
funcionamiento del mdulo, muestreador y retenedor donde se
muestra un dispositivo de muestreo y un dispositivo de retencin para
comprobar 2 de los procesos empleados en la discretizacin de
seales analgicas.

Objetivos especficos.

Entender conceptos tericos bsicos concernientes a muestreo

y retencin de seales.
Analizaremos las variaciones que se producen en ambos
procesos al cambiar los
parmetros del sistema y las seales
de entrada.
Se comprobara y analizara el proceso de muestreo para
diferentes seales de entrada (Senoidal, Triangular, Cuadrada )
Comprender el comportamiento de los componentes y las
distintas etapas de funcionamiento del circuito conversor.

MARCO TEORICO
MUESTREO Y RECONSTRUCCIN

El proceso de muestreo produce una seal de pulsos modulados en

amplitud. La funcin de la operacin de retencin es reconstruir la
seal analgica que ha sido transmitida como un tren de pulsos
muestreados. Esto es, el propsito de la operacin de retencin es
rellenar los espacios entre los periodos de muestreo y as reconstruir
en forma aproximada la seal analgica de entrada original. El
circuito de retencin se disea para extrapolar la seal de salida entre
puntos sucesivos de acuerdo con alguna manera preestablecida. La
forma de onda de escalera de la salida, es la forma ms sencilla para
reconstruir la seal de entrada original. El circuito de retencin que
produce dicha forma de onda de escalera se conoce como retenedor
de orden cero. En general los circuitos de retencin de orden superior
reconstruirn una seal de manera ms exacta que los retenedores
de orden cero, pero con algunas desventajas. El retenedor de primer
orden mantiene el valor de la muestra anterior, as como el de la
presente, y mediante extrapolacin predice el valor de la muestra
siguiente, si la pendiente de la seal original no cambia mucho, la
prediccin es buena. Sin embargo si la seal original invierte su
pendiente, entonces la prediccin es mala y la salida sigue
una direccin equivocada causando as un gran error para el periodo
de muestreo considerado. Un retenedor de primer orden con
interpolacin, tambin conocido como retenedor poligonal
reconstruye la seal original de una manera mucho ms exacta.
Este circuito de retencin tambin genera una lnea recta a la salida
cuya pendiente es igual a aquella que une el valor de la muestraanter
ior con el valor de muestra actual, pero esta vez la proyeccin se
hace desde el punto de la muestra actual con la amplitud de la
muestra anterior. Por lo tanto, la exactitud al reconstruir la seal
original es mejor que para los otros circuitos de retencin, pero existe
un periodo de muestreo de retardo. En efecto, la mejora en la
exactitud se logra a expensas de un retardo de un periodo de
muestreo. Desde el punto de vista de la estabilidad de los sistemas

en lazo cerrado, dicho retardo no es deseable, y de este modo el

retenedor de primer orden con interpolacin no se emplea en
sistemas de control.

El muestreador obtiene de una seal continua una secuencia

de valores que representan una funcin discreta

El bloqueador realiza la operacin contraria: convierte una funcin

(secuencia) discreta en una seal continua.

Se puede apreciar cmo la seal reconstruida no coincide

completamente con la original.
Desarrollo e implementacin del modulo

A. Circuito real

IC 555
El temporizador IC 555 es un circuito integrado (chip) que se utiliza en la
generacin de temporizadores, pulsos y oscilaciones. El 555 puede ser
utilizado para proporcionar retardos de tiempo, como un oscilador, y como
un circuito integrado flip flop. Sus derivados proporcionan hasta cuatro
circuitos de sincronizacin en un solo paquete.
Voltaje de entrada (VCC)
4.5 a 15 V
Corriente de entrada (VCC = +5 V)
3 a 6 mA
Corriente de entrada (VCC = +15 V)
10 a 15 mA
Corriente de salida (maximum)
200 mA
Mxima disipacin de potencia
600 mW
Consumo de potencia (minimum operating)
mW@15V
Temperatura de operacin

30 mW@5V, 225
0C hasta 70 C

GND (normalmente la 1): es el polo negativo de la alimentacin,

generalmente tierra (masa).

Disparo (normalmente la 2): Es donde se establece el inicio del

tiempo de retardo si el 555 es configurado como monoestable. Este
proceso de disparo ocurre cuando esta patilla tiene menos de 1/3 del
voltaje de alimentacin. Este pulso debe ser de corta duracin, pues si
se mantiene bajo por mucho tiempo la salida se quedar en alto hasta
que la entrada de disparo pase a alto otra vez.

Salida (normalmente la 3): Aqu veremos el resultado de la operacin

del temporizador, ya sea que est conectado como monoestable, estable
u otro. Cuando la salida es alta, el voltaje ser el voltaje de alimentacin
(Vcc) menos 1.7 V. Esta salida se puede obligar a estar en casi 0 voltios
con la ayuda de la patilla de reinicio (normalmente la 4).

Reinicio (normalmente la 4): Si se pone a un nivel por debajo de 0.7

Voltios, pone la patilla de salida a nivel bajo. Si por algn motivo esta
patilla no se utiliza hay que conectarla a alimentacin para evitar que el
temporizador se reinicie.

Control de voltaje (normalmente la 5): Cuando el temporizador se

utiliza en el modo de controlador de voltaje, el voltaje en esta patilla
puede variar casi desde Vcc (en la prctica como Vcc -1.7 V) hasta casi 0

V (aprox. 2 V menos). As es posible modificar los tiempos. Puede

tambin configurarse para, por ejemplo, generar pulsos en rampa.

Umbral (normalmente la 6): Es una entrada a un comparador interno

que se utiliza para poner la salida a nivel bajo.

Descarga (normalmente la 7): Utilizado para descargar con

efectividad el condensador externo utilizado por el temporizador para su
funcionamiento.

Voltaje de alimentacin (VCC) (normalmente la 8): es la patilla

donde se conecta el voltaje de alimentacin que va de 4.5 V hasta 16 V.

CD 4016
El circuito integrado CD4016 posee en su interior 4 interruptores bilaterales,
los cuales son controlados digitalmente por 4 terminales de control.
El CD406 puede manejar seales anlogas y digitales, adems es
compatible con el CD4016 pero se diferencia en que sus interruptores
poseen una menor resistencia.
Puede conmutar, multiplexar seales anlogas

digitales.
Soporta el conmutado de seales de hasta 20v.
Maneja seales de hasta 40Mhz.
Temperatura: -65C a 150C
Voltaje de operacin tpico 3.3v a 18vdc
Tecnologa: CMOS
Encapsulado: DIL 14 SOP 14
Fabricantes: Texas instruments, Philips, Intersil.
CD 4069
La UTC es un IC CMOS con seis circuitos inversores y diseada para el uso
de la amplia gama de funcionamiento fuente de alimentacin, bajo consumo
de energa, alta inmunidad al ruido y la elevacin controlada simtrica y
bajada. El CI es capaz de proteccin ESD por el diodo se sujeta a VDD y VSS.

El rango de tensin de alimentacin ancha: 15V.

La alta inmunidad al ruido: 0,45 VDD tp.
Baja Potencia compatibilidad TTL: Ventilador

de 2

conducir o 1 74LS conduccin.

CI LM741
De acuerdo con la hoja de datos LM741 IC es un nico amplificador
operativo
de
propsito
general.
El UA741 es un alto rendimiento amplificador operacional monoltico
construido en un solo chip de silicio. Se pueden encontrar algunos circuitos
interesantes
Amplio rango de voltaje de entrada
Sin pestillo-up
Alta ganancia
Proteccin contra cortocircuitos
Sin compensacin de frecuencia necesaria
Misma configuracin de pines como UA709

B. Simulacin: programa, versin

Fig.4 Muestreador.

Fig.5 Retenedor.

Fig.6 Circuito del muestreador sin el retenedor.

.

Fig.7 Circuito del muestreador con el retenedor.

Fig.8 Esquema de la placa.

C. Implementacin y pruebas: instrumentos

usados, osciloscopio, generadores, fuentes,
etc.

Osciloscopio
Fuente
Generador de seales
Multmetro

El grupo uso nicos instrumentos en osciloscopio el nmero 13,

la fuente de letra I y el generador de modelo MOTECH nmero
2.

PROCEDIMIENTO EXPERIMENTAL DEL PROCESO DE MUESTREO

PARA LAS SEALES TRIANGULAR Y CUADRADA ADEMAS DE LA
SEAL SENOIDAL.
MUESTREADOR:

Seal senoidal(obtenida en osciloscopio)

Seal senoidal(simulacion)

Seal triangular(obtenida en osciloscopio)

Seal triangular(simulacion)

Seal cuadrada(obtenida en osciloscopio)

Seal cuadrada(simulacion)

RETENEDOR:
Seal senoidal(simulacion)

Seal triangular (simulacin)

Seal cuadrada (simulacin)

Conclusiones.
Cuando la frecuencia de muestreo es insuficiente pueden surgir
problemas de aliasing
El problema viene porque la evolucin de la seal entre
muestra y muestra se pierde
Puede demostrarse que para una seal senoidal de frecuencia
f, la frecuencia de muestreo debe ser mayor que el doble de
esta (fm > 2f) para no perder informacin.
Analizamos las variaciones que se producen en el proceso

de funcionamiento del mdulo.

Recomendaciones.

 Calibrar los instrumentos usados antes de conectar al

mdulo ya que calibrarlos ya conectados al mdulo puede
causar dao en cualquier componente de el modulo.
El generador de seales para el muestreador debe tener
de frecuencia 1k Hz, la atenuacin a 20 dB y la amplitud
debe estar entre 2 a 2.5 v.
El generador de seales para el retenedor o bloqueador
debe tener una mnima frecuencia.
Las 2 fuentes de voltaje debe estar en 10v cada una y
hacemos tierra entre ellas ya que en los mdulos tienen
tierra.
Bibliografa
http://www.docfoc.com/informe-1-retenedor-de-orden
http://isa.uniovi.es/~idiaz/SA/Teoria/05-06/SA.Tema9.pdf