Professional Documents
Culture Documents
a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
4.1.3a1.1 Introduccin
En abril de 1949, el ingeniero alemn Werner
Jacobi (Siemens AG) completa la primera solici-
tud de patente para circuitos integrados (CI) con
dispositivos amplificadores de semiconductores.
Jacobi realiz una tpica aplicacin industrial pa-
ra su patente, la cual no fue registrada.
1
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
2
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
3
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
4
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Los valores de tensin que el circuito presenta a la salida para los estados
alto (1) y bajo (0) dependen de la familia y del estado de carga en que
se encuentre dicha salida. El fabricante garantiza entonces un entorno de
valores de tensin para cada estado, siempre y cuando se respeten las res-
tricciones establecidas para las corrientes requeridas o entregadas en la
salida. Los valores que limitan estos entornos son:
VOL: Mxima tensin de salida que se garantiza para el estado alto
VOH: Mnima tensin de salida que se garantiza para el estado alto
Veamos una comparativa entre las familias CMOS y TTL referente a a los
niveles de tensin y al margen de ruido. (VDD puede alcanzar los 15 V)
TTL CMOS
El margen de ruido tpico de las series estndar 7400 TTL es de 400 mV
mientras que para CMOS es 1/3 de VDD.
Fan-out
Es el nmero mximo de entradas que pueden conectarse a la salida de la
compuerta y se expresa con un nmero.
La cantidad mxima de entradas que pueden conectarse a una misma salida
en cada posible estado se determina realizando la relacin entre estas co-
rrientes. En el estado bajo corresponde efectuar el cociente IOL/IIL, mien-
tras que en el estado alto corresponde IOH/IIH. El menor de estos cocien-
tes determina la mxima cantidad de entradas de circuitos de la familia que
puede conectarse a una misma salida. Este valor se identifica como capaci-
dad de carga, cargabilidad de salida o fan-out.
5
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Retardo de propagacin
Es el tiempo promedio de demora en la transicin de propagacin de una
seal de la entrada a la salida, cuando las seales binarias cambian de va-
lor. Se expresa en nanosegundos (ns). Las seales que viajan de las entra-
das de un circuito digital a las salidas pasan por una serie de compuertas.
La suma de las demoras de propagacin a travs de las compuertas es la
demora total de la propagacin del circuito.
Disipacin de potencia
Es la potencia suministrada necesaria para operar la compuerta. Este par-
metro se expresa en milivatios (mW) y representa la potencia real designa-
da por la compuerta. Un CI con cuatro compuertas exigir de la fuente cua-
tro veces la potencia disipada por cada compuerta. En un sistema dado
puede haber muchos circuitos integrados y sus potencias deben tenerse en
cuenta. El poder total disipado en un sistemas es la suma total del poder
disipado de todos los CI.
Producto retardo potencia
Se define el producto retardo potencia (PDP, power-delay product) como
el producto del retardo de propagacin y la potencia consumida definidos en
los tems anteriores, o sea es la energa consumida por la puerta en cada
conmutacin. Se utiliza como mtrica de calidad y es indicativo del estado
de avance tecnolgico de una familia. Habitualmente se lo utiliza como fac-
tor de comparacin entre familias o bien entre distintas versiones de una
misma familia, ya que todo el esfuerzo y la inversin de la industria van
encaminados a disminuir el valor de este parmetro.
Consideraciones finales:
La mayora de sistemas lgicos TTL y CMOS estn diseados para
funcionar a +5V.
Cuando se trabaja con tensiones de alimentacin reducida (en espe-
cial en la CMOS) el retardo de propagacin aumenta.
La tensin absoluta mxima de alimentacin para componentes TTL,
normalmente es de 7 V. Si se excede cualquier componente puede
destruirse.
La lgica CMOS ofrece mejor tolerancia a las variaciones de alimenta-
cin y funcionan con un rango mayor de tensiones de alimentacin
(tpicamente desde 3 a 15 V) que TTL.
La lgica TTL necesita mucha ms corriente de alimentacin que la
CMOS (de los 8 mA de la TTL a mil veces menos en la CMOS).
Los dos puntos anteriores hacen ver que la lgica CMOS se utilicen en
equipos que funcionan con bateras.
En el estado de reposo la potencia de disipacin de los CMOS es prc-
ticamente despreciable. Sin embargo, su potencia de consumo es
proporcional a la velocidad de conmutacin (lo que implica que puede
llegar a ser comparable con la potencia de consumo de la TTL).
6
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
7
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
8
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
- Complementacin o negacin: a + a = 1 aa = 0
Recibe diversos nombres (complementario de a; negacin de a; a negada)
- Postulados:
a) Las operaciones son conmutativas,
A+B=B+A ; A . B=B . A
b) Existen elementos neutros, O y 1, para cada operacin,
0+A=A ; 1.B=B
c) Cada operacin es distributiva respecto a la otra,
A . (B+C) = (A.B) + (A.C) ; A + B . C = (A + B) . (A + C)
d) Propiedad asociativa
A + (B+C) = (A+B) + C ; A . (B.C) = (A.B) .C
d) Para cada variable A se puede definir una variable tal que,
A + A ; A.
e) Absorcin,
A . (A + B) = A + (A. B) = A
- Teorema: para cada elemento de un lgebra de Boole se verifica:
A+1=A
A.0=0
4.1.3a.2.5.- Construccin tabla de verdad
La tabla de valores de verdad, es una tabla que despliega el valor de verdad
de una proposicin compuesta, para cada combinacin de valores de verdad
que se pueda asignar a sus componentes.
Para la construccin de la tabla se asignar el valor 1(uno) a una proposi-
cin cierta y 0 (cero) a una proposicin falsa.
El algoritmo de resolucin ser el siguiente:
-Primero establecer todas las combinaciones posibles de los estados de la
variable.
9
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
1.- (A + B) = A B
2.- (A B) = A + B
3.- A = A , 0 = 1 , 1 = 0
4.1.3a.2.7 Ejercicios
1.- Haz una funcin booleana y la tabla de verdad que describa el siguiente
circuito elctrico:
10
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
11
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Puerta Y (AND)
La puerta lgica y (and) es una de las fundamentales. Tiene varias entra-
das y una salida. Su seal de salida siempre ser un cero lgico mientras
alguna de las entradas sea un cero. En la figura siguiente, se puede obser-
var el smbolo y la tabla de la verdad, que proporciona una descripcin de-
tallada en el terminal de salida, a partir de las seales que se introducen en
sus terminales de entrada.
Su smbolo es un punto (), aunque se suele omitir. As, el producto lgico
de las variables A y B se indica como AB, y se lee A y B o simplemente A
por B.
Puerta O (OR)
La puerta lgica o (or) siempre proporciona un uno en la salida, excepto
en el caso de que en la entrada haya todo ceros.
La ecuacin caracterstica que describe el comportamiento de la puerta OR
es: F = A + B
Su tabla de verdad y simbologa son las siguientes:
12
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Puerta No Y (NAND)
La puerta NAND (NO Y) se puede considerar como una puerta AND con
sus salidas invertidas, es decir, es una puerta que solo produce la salida
cero cuando todas las entradas son uno.
13
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Puerta No O (NOR)
La puerta lgica NOR (NO O) es una puerta OR con las salidas invertidas.
Esta puerta genera un cero cuando cualquiera de las entradas sea un uno.
La ecuacin caracterstica que describe el comportamiento de la puerta NOR
es: ! = ! + ! = ! ! !
Su tabla de verdad y simbologa son las siguientes:
14
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
A efectos prcticos una puerta XNOR es una puerta XOR seguida de un in-
versor.
La ecuacin caracterstica que describe el comportamiento de la puerta
XNOR es:
Su tabla de verdad y simbologa son las siguientes:
Equivalencia de puertas
Los ejemplos de puertas lgicas y las tablas de la verdad mostradas en los
apartados anteriores tienen dos entradas, pero en realidad pueden tener
ms, manteniendo siempre una sola salida. La nica diferencia que se debe
introducir en el smbolo es el nmero de terminales de entrada.
Los smbolos pueden tomar varias formas, por ello, a continuacin se rela-
cionan algunas equivalencias.
15
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
16
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Encapsulado Smbolo
Donde:
V_ = entrada inversora
V+ = entrada no inversora
VO = salida
+VCC, -VDD = Alimentacin necesaria para polarizar los transistores en
regin activa.
Simplificacin:
Se entiende que existe +VCC, -VDD , de otra
manera el amplificador operacional no funcio-
nara.
Nota
Todas las tensiones se dan respecto
a un nico nodo de referencia (tie-
rra/masa)
17
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Propiedades
IDEAL REAL (741)
Zi (impedancia de entrada) infinito Zi 2 M
Zo (impedancia de salida) nula Zo 75
Av (ganancia) infinito Av de 14 V para Vcc 15
Bando de ancho infinito Io= 25 mA
Vo=Av(Vip-Vin) Rango tensin de entrada 13 V
La tensin de entrada diferencial es
nula
No existe flujo de corriente entre los
terminales
Resumen propiedades A.O ideal
Vo = G Vd
G (Ganancia) =
Ri =
Ro = 0
Bw (ancho de banda) =
Vo = 0 s Vd = 0
Consideraciones A.O
- Ganancia en lazo abierto: esta ganancia es aquella que tiene el amplifi-
cador operacional cuando no existe ningn camino de realimentacin entre
la salida y alguna de las dos entradas. Ver el diagrama inferior. La ganancia
del amplificador en lazo abierto est dada por la siguiente frmula:
AVol = Vout/Vin y en forma de decibelios AVol=20 log (Vout/Vin)
19
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Zi= Vi/Ii
20
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
- Ancho de banda
Se define como la gama de frecuencias de funcionamiento comprendidas
entre la frecuencia de corte inferior y superior.
21
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
22
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Comparador
Esta es una aplicacin sin la retroalimentacin. Compara entre las dos en-
tradas y saca una salida en funcin de qu entrada sea mayor. Se puede
usar para adaptar niveles lgicos
Seguidor de tensin
Se usa como un buffer, para eliminar efectos de carga o para adaptar impe-
dancias (conectar un dispositivo con gran impedancia a otro con baja impe-
dancia y viceversa)
Como la tensin en las dos patillas de entradas es igual: Vout = Vin
Zin =
23
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Adems, cuanto mayor sea la intensidad que circula por el sensor, mayor
ser el calentamiento del sensor y del resto del circuito por efecto Joule, lo
cual puede afectar a la relacin entre la tensin generada por el sensor y la
magnitud medida.
No Inversor
24
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Sumador Inversor
Restador Inversor
Igual que antes esta expresin puede simplificarse con resistencias iguales
La impedancia diferencial entre dos entradas es Zin = R1 + R2 + Rin, don-
de Rin representa la resistencia de entrada diferencial del amplificador, ig-
norando las resistencias de entrada del amplificador de modo comn.
Cabe destacar que este tipo de configuracin tiene una resistencia de en-
trada baja en comparacin con otro tipo de restadores como por ejemplo el
amplificador de instrumentacin.
25
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
El diferenciador
26
M 4.1.3.a Electrnica
CEI N 2 CHESTE
Referencia cruzada: M 5.5, M5.3
Ejercicios:
1.-
Identify logic gates (a)(d) shown in Figure
2. A two-input logic gate only produces a logic 1 output when both of its
inputs are at logic 1. What type of logic gate is it?
3. Name the two basic logic families. To which family does each of the fo-
llowing devices belong:
(a) 74LS04
(b) 4001BE
4. For each of the devices listed in Question 3, state the standard range of
voltages that is used to represent:
(a) logic 0
(b) logic 1
5. Sketch the circuit symbol for an operational amplifier. Label each of the
connections.
6. List four characteristics associated with an ideal oper- ational amplifier.
7. An operational amplifier with negative feedback applied produces an out-
put of 1.5V when an input of 7.5mV is present. Determine the value of clo-
sed-loop voltage gain.
8. Sketch the circuit of an inverting amplifier based on an operational ampli-
fier. Label your circuit and identify the components that determine the clo-
sed-loop voltage gain.
9. Sketch the circuit of each of the following based on the use of operational
amplifiers:
(a) a comparator
(b) a differentiator
(c) an integrator
27