Universidad de la Sabana. Donoso Mndez, Lozano Estupian.

DI Sumador 1

Diseo e implementacin de sumador

Donoso Mndez, Laura Daniela y Lozano Estupian, Laura Daniela.
{lauradome, lauraloes}@unisabana.edu.co
Universidad de la Sabana

2014).
En la Figura 1. se muestra la disposicin de los
ResumenEl propsito de este laboratorio fue disear e pines en el integrado.
implementar un circuito de sumadores para operar dos
nmeros de ocho bits, utilizando integrados de cuatro
entradas. De tal forma que se debi realizar la simplificacin y
simulacin correspondiente para elaborar sumadores en
paralelo. Los sumadores en paralelo son dos integrados
conectados por medio de las llamadas salidas y entradas de
acarreo, que se dedican a transferir cualquier unidad resultante
de una suma. Al conectarlos de esta manera se busca que la
respuesta se vea representada al iluminarse los leds
correspondientes a los bits sumados.

ndice de TrminosCircuito, ocho bits, simulador,

sumador.
Figura 1. Sumador 74LS283

I. INTRODUCCIN II. PROCEDIMIENTO

EL PROBLEMA PROPUESTO PARA ESTE LABORATORIO
FUE DISEAR E IMPLEMENTAR UN CIRCUITO CAPAZ
DE SUMAR DOS NMEROS DE OCHO BITS, CON
INTEGRADOS DE REFERENCIA 74LS283. La solucin
propuesta fue el uso de dos sumadores en paralelo,
implementando otros elementos elctricos:
resistores, dip-switch y leds, con el propsito de
mostrar la solucin a una suma binaria a travs de la
iluminacin de los leds.
El sumador de referencia 74LS283, es un
sumador completo, que posee ocho entradas o
pines; cuatro para los dgitos de un nmero A y
cuatro para los dgitos de un nmero B. Es
considerado completo porque adems de tener los
ocho pines, tambin tiene un acarreo de entrada, es
decir, para realizar operaciones con nmeros de ms
de cuatro bits, se adeca un sumador y el acarreo de
entrada recibe el traslado del sumador anterior.
Produce cinco salidas, cuatro de operar los nmeros
An y Bn, y el acarreo de salida (Moscoso Barrera,
Para llevar a cabo la prctica, se inici por
realizar la simplificacin de la funcin de un
sumador. El integrado funciona por medio de
compuertas lgicas bsicas. La sumatoria de los
nmeros se ve representada por funciones OR-
exclusiva, es decir, funciones en donde la salida
resulta ser uno, slo cuando las entradas presentan
valores diferentes entre ellos. Y las salidas de
acarreo son combinaciones entre compuertas OR-
exclusivas y AND (Compuerta que presenta salidas
de 1 slo cuando las dos entradas toman el valor
uno) (Floyd, 2000).
Una vez entendida la lgica del integrado, se
procedi a hacer una simulacin en el programa
Proteus Design Suite, mostrado en la Figura 2., en
donde se comprob que el uso de sumadores de
cuatro bits en paralelo servira para la suma de
nmeros de ocho bits.
Universidad de la Sabana. Donoso Mndez, Lozano Estupian. DI Sumador 2

El resultado en la simulacin (Figura 3) y el

circuito (Figura 4) fueron la iluminacin del led
representando el acarreo de salida; el primero, el
tercero, y el ltimo (contando desde la salida de
menor peso (LSB) hasta la de mayor peso (MSB)).

Figura 2. Simulacin Proteus

Con base en la simulacin, se obtuvieron los

materiales necesarios, es decir, dos dip-switch, 25
resistencias de 220 ohmios, nueve leds, dos
sumadores, cable de cobre y una protoboard. Los
dip-switch funcionarn como interruptores emisores
Figura 3. Resultado de operacin
de seales, conectados a la fuente de energa. Las
resistencias se usarn para los leds y el dip-switch,
En el circuito y la simulacin, el interruptor de la
regulando el flujo de corriente y evitar que se
derecha representa los nmeros de la primera fila de
quemen los componentes. Y la protoboard ser el
la operacin, es decir, 170, y los nmeros de la
medio por el cual se transmitir la corriente,
segunda fila, 219, son representados por el
haciendo uso de las conexiones en serie y paralelo
interruptor de la izquierda.
presentes en el elemento.
En la simulacin, los leds estn en orden
Luego se procedi a cablear, teniendo en cuenta
descendente, mientras que en el circuito (Figura 4)
que los dos sumadores se conectan a travs de los
el led de acarreo se encuentra en la parte superior
acarreos. El acarreo de salida del integrado de
del circuito.
menor peso es conectado al acarreo de entrada del
sumador de mayor peso.

III. RESULTADOS
Al finalizar la prctica, se realizaron las pruebas
correspondientes con dos nmeros emitidos por el
docente. Se muestra la operacin a continuacin:

11001110
+ 01101100
100111010

En la operacin, los nmeros que estn siendo
sumados son 170 (Nmero superior) y 219 (Nmero
inmediatamente inferior). El resultado corres-
pondiente es 389 (Nmero inferior). Lo
correspondiente en nmeros decimales se obtiene a
travs del peso de cada dgito, sumando por
potencia de 2.
Figura 4. Resultado de operacin en el circuito.
IV. CONCLUSIONES
El circuito realizado opera los nmeros
establecidos previamente.
La manera idnea para conectar dos
Universidad de la Sabana. Donoso Mndez, Lozano Estupian. DI Sumador 3

sumadores, es atar el acarreo de salida del

sumador de menor peso, con el acarreo de
entrada del integrado de mayor peso, y de
esta manera el residuo de la suma es
transferido para tomar en cuenta cualquier
valor que venga acumulado.

REFERENCIAS
[1] Thomas L. Floyd, Fundamentos de Sistemas Digitales,
7ma ed., Ed. Prentice Hal, 2000, pp. 332-344.
[2] National Semiconductor Corporation, 54LS283/DM54-
LS283/DM74LS283 4-Bit Binary Adders with Fast
Carry, 1995.
[3] William Daniel Moscoso Barrera, Comparadores y
Decodifocadores, 2014.

Autores
Laura Daniela Donoso Mndez
Estudiante pregrado
Ing. Informtica.

Laura Daniela Lozano Estupian

Estudiante pregrado
Ing. Informtica.