UNIVERSIDAD PARTICULAR CATLICA DE SANTA MARA DE AREQUIPA

PROGRAMA PROFESIONAL DE INGENIERA MECANICA, MECANICA ELECTRICA Y

MECATRONICA
CDIGO: 4E06035 GUA DE LABORATORIO NRO 01
ASIGNATURA: CIRCUITOS ELECTRONICOS II

PRIMERA FASE: LOGICA COMBINACIONAL Docente(s):

Ing. Sergio Mestas Ramos.
MEDIDA DE PARMETROS DE LAS PUERTAS LOGICAS

Fecha: 2014.08.18.

I. OBJETIVO:
Analizar las caractersticas electrnicas de las compuertas lgicas TTL y CMOS

II. MARCO TEORICO:

FAMILIA TTL (LGICA DE TRANSISTOR - TRANSISTOR)
- Esta fue la primera familia de xito comercial, se utiliz entre 1965 y 1985. Los circuitos
TTL utilizan transistores bipolares y algunas resistencias de polarizacin. La tensin
nominal de alimentacin de los circuitos TTL son 5 V DC.
o Niveles Lgicos TTL
o En el estudio de los circuitos lgicos, existen cuatro especificaciones lgicos
diferentes: VIL, VIH, VOL y VOH.
- En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8 V que
representa un nivel lgico 0 (BAJO). El rango de tensin VIH representa la tensiones
vlidas de un 1 lgico entre 2 y 5 V. El rango de valores 0.8 a 2 V determina un
funcionamiento no predecible, por lo tanto estos valores no son permitidos. El rango de
tensiones de salida VOL, VOH se muestra en la figura 1.

o
Fig.1 Rango de Tensiones de Entrada y Salida

- Puertas lgicas de la familia TTL

Configuraciones de Salida en las Compuertas TTL
Las compuertas TTL tienes tres tipos de configuraciones de salida:
Salida de Colector Abierto.
Salida de Poste Totmico.
Salida de Tres Estados.
Compuerta con Salida de Colector Abierto
La compuerta bsica TTL fue una modificacin DTL. La figura de la compuerta
citada se muestra en la figura 2.
 Laboratorio de Circuitos Electrnicos II - PPIMMEYM Sexto Semestre UCSM 2014

Fig. 2 Compuerta NAND TTL de colector abierto

- La resistencia externa RL debe conectarse para que la salida hale hacia el nivel alto,
cuando el transistor Q3 est en corte.
- Si cualquiera de los niveles lgicos de entrada es cero, la juntura base-emisor en Q1
se polariza directamente. Por consiguiente, la tensin en la base Q1 es igual a:
- 0.2 V(Tensin de entrada) + 0.7(VbeQ1) = VbQ1 = 0.9 V
- El transistor Q3 comienza a conducir cuando la suma de las cadas de tensin de
VbcQ1, VbeQ2 y VbeQ3 sean superiores a 1.8 V. Como la tensin en VbQ1 es 0.9.V, el
transistor Q3 queda en estado de corte. Por lo tanto, s se conecta una resistencia al
colector, la tensin de salida ser un 1 lgico.
- Si todos los niveles lgicos de entrada son 1, los transistores Q2 y Q3 se saturan
debido a que la tensin en la base de Q1 es superior a la suma de las cadas de
tensin VbcQ1, VbeQ2 y VbeQ3. Entonces el estado de salida es igual a cero lgico
(0).
Compuerta con Salida de Tipo Totmico (Totem Pole)
- Las compuertas se caracterizan por tener una impedancia de salida determinada. Esta
impedancia se compone de una resistencia ms una capacitancia. La capacitancia se
carga exponencialmente de bajo a alto segn la constante de tiempo RC, cuando el
transistor de salida pasa de bajo a alto. La diferencia entre una compuerta de colector
abierto y una de tipo totmico radica en el transistor Q4 y el diodo D1.

Fig. 3 Compuerta TTL de salida tipo totmico

- La salida es baja cuando Q2 y Q3 se encuentran en saturacin como en la compuerta

de colector abierto. La ecuacin siguiente expresa el valor de la tensin en el colector
de Q2:

Ing. Sergio Mestas R. Arequipa 2014

 Laboratorio de Circuitos Electrnicos II - PPIMMEYM Sexto Semestre UCSM 2014

- 0.7(VbeQ3) + 0.2 V(VceQ2) = VcQ2 = 0.9 V

- Como F = VceQ3 = 0.2 V, el transistor Q4 est en corte por:
- 0.6 V(VbeQ4) + 0.6 V(VD1) < 0.11 V(VcQ2 VbQ4)
- Ya que VcQ2 = VbQ4 . Por lo tanto Q4 est en corte. El diodo se coloca para provocar
una cada en el lazo y asegurar el corte de Q4 con Q3 saturado.
- En una transicin de estado lgico 1 en la salida por causa de cambio en la entrada a
0, los transistores Q2 y Q3 se cortan. En este caso, la salida se mantiene un instante
de tiempo baja debido a que el voltaje en el condensador no puede cambiar
instantneamente.
En el momento que Q2 entra en corte, Q4 conduce por el voltaje conectado a su base
a travs de la resistencia de 1.6 KW. El transistor Q4 se satura momentneamente por
la corriente exigida por el condensador, incrementndose el voltaje de acuerdo a una
constante de tiempo RC. El proceso anterior es rpido por la baja resistencia
equivalente entre 130 KW, la resistencia de saturacin del transistor y la resistencia
del diodo. Por consiguiente, la transicin de un valor lgico bajo a uno alto es ms
rpida. En la medida de acumulacin de carga a la salida, el voltaje de salida la
corriente por el transistor Q4 disminuye, por lo que ste pasa a la regin activa.
Entonces, el voltaje de salida es:
F = 5 - 0.6 V(VbeQ4) - 0.6 V(VD1) = 3.6 V

CARACTERSTICAS COMUNES A TODOS LOS DISPOSITIVOS CMOS

- Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de
alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V proporcione VDD
para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un
voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales.
- VOLTAJE DE ALIMENTACIN: Las series 4000 y 74C funcionan con valores de VDD, que
van de 3 a 15 V, por lo que la regulacin del voltaje no es un aspecto crtico. Las series
74HC y 74RCT funcionan con un menor margen de 2 a 6 V.
- Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de voltaje de la salida
pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es
el resultado directo de la alta resistencia de entrada de los dispositivos CMOS, que extrae
muy poca corriente de la salida a la que est conectada.

VOL (max) 0v
VOH (min) VDD
VIL (max) 30% VDD
VIH (min) 70% VDD

- Los requerimientos de voltaje en la entrada para dos estados lgicos se expresa como un
porcentaje del voltaje de alimentacin, tal y como se expresa en la tabla adjunta.
o De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de
entrada menor que VIL(mx) = 1.5 V como BAJO, y cualquier voltaje de entrada
mayor que VIH (mn) = 3.5 V como ALTO.

- NIVELES DE VOLTAJE.
- Se denomina ruido a "cualquier perturbacin involuntaria que puede originar un cambio no
deseado en la salida del circuito." El ruido puede generarse externamente por la presencia
de escobillas en motores o interruptores, por acoplo por conexiones o lneas de tensin
cercanas o por picos de la corriente de alimentacin. Los circuitos lgicos deben tener
cierta inmunidad al ruido la cual es definida como "la capacidad para tolerar fluctuaciones
en la tensin no deseadas en sus entradas sin que cambie el estado de salida". Los
fabricantes establecen un margen de seguridad para no sobrepasar los valores crticos de
tensin conocido como MARGEN DE RUIDO.

Ing. Sergio Mestas R. Arequipa 2014

 Laboratorio de Circuitos Electrnicos II - PPIMMEYM Sexto Semestre UCSM 2014

- En la Figura 4, tenemos los valores crticos de las tensiones de entrada y salida de una
puerta lgica y los mrgenes de ruido a nivel alto y bajo.

Fig.4 Valores Crticos de E/S

III. INFORME PREVIO:

a) Analizar y sealar las caractersticas de los diferentes integrados solicitados.
b) Obtener del datasheet la distribucin de patillas de cada integrado.
c) Sealar y explicar los diferentes tipos de compuertas que se usan para las funciones
lgicas bsicas y sus principales aplicaciones.
d) Explicar las diferencias tipos de familias TTL: LS, F, H, L, C
e) Hacer lo anterior para la tecnologa CMOS

IV. MATERIALES Y EQUIPOS

- Fuentes de Alimentacin.
- Osciloscopio.
- Multmetro.
- Protoboard, cables de conexin.
- 01 Potencimetros de 50Kohm
- 08 Leds
- 04 Resistencias de 1K.
- 04 Resistencias de 330.
- 02 Resistencias de 10k.
- 02 Dip switch de 4 posiciones.
- 12 CI. TTL: 74LS00, 74C00, 7402, 74LS02, 7404, 74H04, 74H08, 74C08, 74LS32,
74LS14, 7486, 747266
- 04 CI CMOS: 4069, 4001,4011,40106,

V. PROCEDIMIENTO

Medicin de Umbral de Voltaje de Entrada

1. Implementar el circuito de la figura 1 y siga los pasos indicados:
2. Conecte el multmetro en funcin voltmetro a la entrada como a la salida de la puerta
lgica.

Ing. Sergio Mestas R. Arequipa 2014

 Laboratorio de Circuitos Electrnicos II - PPIMMEYM Sexto Semestre UCSM 2014

Figura 1
3. Subir la tensin en la entrada desde 0V, y cuando cambie de estado, anotar en la casilla
(VIHmin o VILmax?).
4. Ahora bajar la entrada desde 5V, cuando cambie de valor, anotar en la casilla (VIHmin o
VILmax?).
5. Busque estos valores en el Datasheet del C.I. en el manual o en Internet, y complete la
tabla.

C. Integrado:
Medido Terico
VILmax
VIHmin

6. Repita los pasos anteriores para otros dos integrados TTL y anote en tablas distintas.

Medicin de IIL, IIH, VOH, VOL, IOH y IOL.

7. Arme el circuito la figura 2.
8. Conecte un circuito de una o dos entradas y mantenga el punto [C] en la parte superior y
mida y anote en una tabla los valores respectivos.
9. Cambie el punto [C] a la parte inferior y mida y anote en una tabla los valores respectivos.

Ing. Sergio Mestas R. Arequipa 2014

 Laboratorio de Circuitos Electrnicos II - PPIMMEYM Sexto Semestre UCSM 2014

10. Repita los pasos anteriores para otro circuito integrado

Tiempo de Propagacin.
11. Armar el siguiente circuito:

12. Comparar con el osciloscopio las dos seales y calcular el tiempo de propagacin, buscar
en el Datashett ese valor anotar en la tabla para cada compuerta utilizada:
Medido Terico
Tp

13. Repita los pasos anteriores para el siguiente circuito.

VI. CUESTIONARIO FINAL:

1) Fundamentar como se forman los materiales para compuertas lgicas TTL y CMOS
2) Por qu no coinciden los valores medidos y el datasheet?
3) Cules son las caractersticas que determinan la mxima condicin de operacin, mxima
velocidad y menor consumo de una familia de compuertas de CI
4) En cada punto de cada circuito del informe inicial dibujar la grafica de la seal Indicar las
magnitudes y frecuencias medidas y no simuladas.
5) Indicar en que aplicaciones prcticas en donde se usan las compuertas TTL y CMOS

VII. CONCLUSIONES Y OBSERVACIONES

Emita al menos cinco sus conclusiones y observaciones de la experiencia

VIII. BIBLIOGRAFIA:
Tocci Ronald: SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES. Prentice Hall 2002 Mxico.
M.Morris Mano : DISEO DIGITAL Pearson Educacin 2003 Mxico.
Floyd Tomas L.: FUNDAMENTOS DE ELECTRONICA DIGITAL Edit. Mac.Graw Hill Mxico 2005.
Wakerly Jhon F.: DISEO DIGITAL PRINCIPIOS Y PRACTICAS Marcombo 2005 Mxico.

Ing. Sergio Mestas R. Arequipa 2014