Universidad de Antioquia

Facultad de Ingeniera
Taller Arquitectura de
computadores

Circuitos secuenciales
1. (Latch SR) Dibuje el diagrama de tiempos de salida
de una implementacin (a) NOR y (b) NAND de un latch SR
para las seales de entrada mostradas en la figura

2. Obtenga una tabla de estados y un diagrama de

estados para el circuito secuencial, mostrado en la figura:
 3. Dado el Circuito de la figura, complete la forma de la
Seal Q.

4. Obtenga la tabla de estados/salidas y la

representacin FSM del circuito mostrado en la figura.
Cul es la funcin de este circuito secuencial?

5. Obtenga la FSM con mnimos estados a partir de la

tabla de estados/salidas mostrada en la figura:
 6. La salida Q de un flip-flop T disparado por flanco se
muestra en el diagrama, en funcin de una seal del reloj
CLK. Determinar las formas de onda de entrada que se
necesitan en la entrada del FF para producir la salida
descrita en la figura dada.

7. Un sistema de apertura est compuesto por dos

botones X y Y, un circuito secuencial a disear que abre el
sistema cuando recibe un nivel lgico 1 desde el circuito
secuencial.

Cuando se pulsa el botn X, se produce un nivel lgico 1

que entra al circuito secuencial, mientras que cuando se
pulsa el botn Y se produce un nivel lgico 0 de entrada al
circuito a disear. Mientras no se pulse ninguna tecla no
se genera ningn nivel lgico de entrada al circuito
secuencial.
Para abrir el sistema, la combinacin secreta es: pulsar
dos veces seguidas X, a continuacin pulsar una vez Y, y
finalmente pulsar una vez X. Si se hace de esta manera, el
circuito secuencial dar una salida a nivel lgico 1,
permitiendo la apertura del sistema. Si en cualquier
momento se introdujera un error al pulsar la secuencia
secreta, en el siguiente ciclo de reloj todos los biestables
se pondrn a cero (el sistema pasar al estado inicial), y la
secuencia debe volver a introducirse desde el principio.

a) Dibujar el diagrama de estados, explicando claramente en

qu consiste cada estado.
b) Implementar el circuito secuencial a disear usando
biestables JK y las puertas necesarias.

8. En una determinada planta de procesamiento

qumico se emplea un elemento qumico lquido en un
proceso de fabricacin. Dicho elemento qumico se
almacena en tres tanques diferentes. Cuando el nivel de
lquido en los tanques tanque caen por debajo de un punto
especificado los sensores de nivel de T1 y T3 generan un
nivel de tensin BAJO y T2 un nivel de tensin ALTO.
Disear un circuito para supervisar el nivel del elemento
qumico en cada tanque, que indique cundo el nivel de
dos tanques cualesquiera cae por debajo del punto
especificado.

9. Se pretende disear un sistema secuencial sncrono

con dos entradas E1 y E0, y una salida S usando
biestables D, de manera que proporcione salida alta slo
cuando las dos entradas estn a nivel bajo habiendo
estado tambin a nivel bajo ambas entradas en el ciclo de
reloj anterior. Las transiciones se producen en el flanco de
bajada del reloj. En los restantes ciclos de reloj, la salida
debe ser baja. Las seales de entrada son peridicas, con
un periodo 5 veces superior al perodo de reloj, y son las
mostradas en la figura. NOTA: Observar que no se
producen todas las transiciones posibles.
a) Realizar el diagrama de transicin de estados, definiendo y
codificando los estados y las entradas.
b) Realizar la tabla de verdad que resuelve el problema.
c) Encontrar el circuito.