SISTEMAS DIGITALES II

Captulo I

Memorias Semiconductoras

Ing. Aurelio Morales Villanueva, PhD

Facultad de Ingeniera Elctrica y Electrnica

Universidad Nacional de Ingeniera

http://fiee.uni.edu.pe

EE-636-M Ing. Aurelio Morales Villanueva, PhD 1 de 38

 Agenda
Introduccin
Tipos de memoria semiconductora:
PROM, ROM
EPROM, EEPROM
RAM (esttica, dinmica)
Ampliacin de sistema de memoria
Ejemplos de tipos de memoria semiconductoras

EE-636-M Ing. Aurelio Morales Villanueva, PhD 2 de 38

Introduccin

Diagrama de Bloques de una Memoria Semiconductora

EE-636-M Ing. Aurelio Morales Villanueva, PhD 3 de 38

Introduccin (cont.) A cada posicin de memoria
le corresponde uno y solo
un contenido.

El total de bits del bus de

direcciones determina la
cantidad de posiciones de
memoria.

La cantidad de bits del bus

de datos determina el
ancho de la palabra
direccionada.

Capacidad de la memoria:

C = 2K x n bits

K = bits del bus de direcciones

n = bits del bus de datos

Contenido de una memoria de 1024 x 16 bits

EE-636-M Ing. Aurelio Morales Villanueva, PhD 4 de 38
Tipos de Memoria Semiconductora
Memorias no voltiles
PROM Programmable Read Only Memory
ROM Read Only Memory
EPROM o UV-EPROM - Ultraviolet Erasable and Electrically
Programmable Read Only Memory
EEPROM Electrically Erasable Programmable Read Only
Memory
Flash Memory

Memorias de lectura y escritura

RAM Random Access Memory
SRAM Static Random Access Memory
DRAM Dynamic Random Access Memory
NVRAM Non Volatile Random Access Memory
EE-636-M Ing. Aurelio Morales Villanueva, PhD 5 de 38
PROM Programmable Read Only Memory
Implementacin de funciones
lgicas expresadas en forma de
suma de productos cannicos.
Cada trmino producto incluye
todas las variables primitivas o
su complemento.
OTP (One Time Programmable)
Fusible se funde por paso de
gran corriente
Una vez programado, proceso
es irreversible
No hay posibilidad de Test

EE-636-M Ing. Aurelio Morales Villanueva, PhD 6 de 38

PROM: Implementacin

EE-636-M Ing. Aurelio Morales Villanueva, PhD 7 de 38

PROM: usando decodificador y multiplexor

EE-636-M Ing. Aurelio Morales Villanueva, PhD 8 de 38

ROM Read Only Memory
Memoria de solo lectura
Memoria que viene programada de fbrica

Lgica interna de una memoria ROM de 32 x 8 bits

EE-636-M Ing. Aurelio Morales Villanueva, PhD 9 de 38
ROM: Ejemplo

Memoria ROM de 32 x 8 bits, programada

EE-636-M Ing. Aurelio Morales Villanueva, PhD 10 de 38
ROM: Diagrama de Tiempos ciclo de lectura

Ciclo de lectura de una memoria del tipo ROM

EE-636-M Ing. Aurelio Morales Villanueva, PhD 11 de 38

EPROM UV-EPROM:
Ultraviolet Erasable - Electrically Programmable Read Only Memory

Memoria no voltil
Programable elctricamente
Alto voltaje de programacin
Borrable con luz ultravioleta
Posibilidad de test
Informacin contenida en transistores
MOS de puerta flotante
Dos ciclos:
Ciclo de programacin
Ciclo de lectura La primera EPROM, la INTEL1702, con el
dado (die) e hilos de conexin (wire bonds)
visibles claramente a travs de la ventana
para su borrado.

EE-636-M Ing. Aurelio Morales Villanueva, PhD 12 de 38

EPROM: Transistores MOS de puerta flotante

EE-636-M Ing. Aurelio Morales Villanueva, PhD 13 de 38

 EPROM: Ejemplo
Memoria EPROM de 256K x 8 bits

Buses de direccin, datos,

y de control

Disposicin de pines
(encapsulado DIP)

Modos de operacin

EE-636-M Ing. Aurelio Morales Villanueva, PhD 14 de 38

EPROM Ciclo de Programacin

tPLPH = tPW = Program Pulse Width = Ancho de pulso de programacin

tAVPL = tAS = Address Valid to Program Low
tQVPL = tDS = Input Valid to Program Low
tPHQX = tDH = Program High to Input Transition

EE-636-M Ing. Aurelio Morales Villanueva, PhD 15 de 38

EPROM Ciclo de Lectura

tAVQV = tACC = Address Valid to Output Valid = Tiempo de Acceso

tELQV = tCE = Chip Enable Low to Output Valid

tGLQV = tOE = Output Enabe Low to Output valid

EE-636-M Ing. Aurelio Morales Villanueva, PhD 16 de 38

 RAM: Random Access Memory

Memoria voltil, a excepcin de NVRAM

Mantiene informacin mientras hay fuente de poder
Posibilidad de test exhaustivo
Dos ciclos:
Ciclo de lectura
Ciclo de escritura
Tipos de memoria voltil:
SRAM RAM esttica
DRAM RAM dinmica

EE-636-M Ing. Aurelio Morales Villanueva, PhD 17 de 38

SRAM: Diagrama de Bloques

Diagrama de Bloques de una Memoria SRAM de 64K x 8 bits

(buses de datos de entrada y salida separados)

EE-636-M Ing. Aurelio Morales Villanueva, PhD 18 de 38

SRAM: Diagrama de Bloques (cont.)

Diagrama de Bloques de una Memoria SRAM de 32K x 8 bits

(buses de datos de entrada y salida unidos)
EE-636-M Ing. Aurelio Morales Villanueva, PhD 19 de 38
SRAM: Diagramas de Tiempo

Ciclos de lectura en una memoria SRAM

EE-636-M Ing. Aurelio Morales Villanueva, PhD 20 de 38
SRAM: Diagramas de Tiempo (cont.)

Ciclos de escritura en una memoria SRAM

EE-636-M Ing. Aurelio Morales Villanueva, PhD 21 de 38
RAM Esttica: Celda de 1 bit
Informacin de 1 bit de memoria est almacenada en un biestable

Celda de 1 bit de memoria RAM esttica

EE-636-M Ing. Aurelio Morales Villanueva, PhD 22 de 38

 Arreglo de
Celdas de
Memoria RAM
Estticas

Modelo de una
memoria SRAM
del tipo Bit Slice

EE-636-M Ing. Aurelio Morales Villanueva, PhD 23 de 38

 Arreglo de
Celdas de
Memoria RAM
Estticas (cont.)

Chip de una
memoria de
16 x 1 bit

EE-636-M Ing. Aurelio Morales Villanueva, PhD 24 de 38

Lgica de Tres Estados

a) Smbolo lgico b) Tabla de estados

Buffer de tres estados

EE-636-M Ing. Aurelio Morales Villanueva, PhD 25 de 38

Lgica de Tres Estados Ejemplo

Buffers de tres estados formando un multiplexor

EE-636-M Ing. Aurelio Morales Villanueva, PhD 26 de 38
 Arreglo de
Celdas de
Memoria RAM
Estticas en
bit slices

Memoria
SRAM de
16 x 1 bit
usando un
arreglo de
celdas 4 x 4

EE-636-M Ing. Aurelio Morales Villanueva, PhD 27 de 38

 Arreglo de
Celdas de
Memoria RAM
Estticas en bit
slices (cont.)

Memoria
SRAM de
8 x 2 bit
usando un
arreglo de
celdas 4 x 4

EE-636-M Ing. Aurelio Morales Villanueva, PhD 28 de 38

DRAM Dynamic Random Access Memory

Temporizacin para
seales RAS y CAS

Organizacin de una memoria RAS = Row Address Selection

RAM dinmica de 16K x 1 bit CAS = Column Address Selection

EE-636-M Ing. Aurelio Morales Villanueva, PhD 29 de 38

DRAM Ciclo de Lectura

Diagrama de tiempos para el ciclo de lectura de una memoria RAM dinmica

EE-636-M Ing. Aurelio Morales Villanueva, PhD 30 de 38

DRAM Ciclo de Escritura

Diagrama de tiempos para el ciclo de escritura de una memoria RAM dinmica

EE-636-M Ing. Aurelio Morales Villanueva, PhD 31 de 38

DRAM Formatos de encapsulado y mdulos
DRAM chip (Integrated Circuit or IC):
Dual in-line Package (DIP)
DRAM (memory) modules:
Single In-line Pin Package (SIPP)
Single In-line Memory Module (SIMM)
Dual In-line Memory Module (DIMM)
Rambus In-line Memory Module (RIMM)
Small outline DIMM (SO-DIMM). Usadas en
laptops. Viene en las versiones de:
72 pins (32-bit)
144 pins (64-bit)
200 pins (72-bit)
Small outline RIMM (SO-RIMM). Pequea
versin de RIMM, usadas en laptops.
Ejemplos:
DIP 16-pin (DRAM chip)
SIMM 72-pin (llamada "PS/2 SIMM", EDO RAM)
DIMM 168-pin (SDRAM)
DIMM 184-pin (DDR SDRAM)
DIMM 240-pin (DDR2 SDRAM/DDR3 SDRAM)
EE-636-M Ing. Aurelio Morales Villanueva, PhD 32 de 38
Variantes de memoria DRAM
Asynchronous DRAM
Video DRAM (VRAM) dual port version of DRAM
Fast Page Mode DRAM (FPM)
CAS before RAS refresh
Window RAM (WRAM)
Extended Data Out (EDO) DRAM
Burst EDO (BEDO) DRAM
Multibank DRAM (MDRAM)
Synchronous Graphics RAM (SGRAM)
Synchronous Dynamic RAM (SDRAM)
Direct Rambus DRAM (DRDRAM)
Double Data Rate (DDR) SDRAM
Pseudostatic RAM (PSRAM)
1T DRAM (1 transistor and 1 capacitor for memory cell)
RLDRAM (Reduced Latency DRAM )

EE-636-M Ing. Aurelio Morales Villanueva, PhD 33 de 38

Ampliacin de un sistema de memoria
Ampliando el Bus
de Direcciones

Diagrama de
un sistema de
memoria de
256K x 8 bits
basado en
chips de
64K x 8 bits

EE-636-M Ing. Aurelio Morales Villanueva, PhD 34 de 38

Ampliacin de un sistema de memoria (cont.)
Ampliando el Bus
de Datos

Diagrama de un sistema de memoria de 64K x 16 bits

EE-636-M Ing. Aurelio Morales Villanueva, PhD 35 de 38

Ampliacin de un sistema de memoria (cont.)

Expansin de memoria usando chips de RAM dinmica

EE-636-M Ing. Aurelio Morales Villanueva, PhD 36 de 38

Ampliacin de un sistema de memoria (cont.)

Expansin de memoria usando chips de EPROM

EE-636-M Ing. Aurelio Morales Villanueva, PhD 37 de 38

 Resumen
Revisin de memorias semiconductoras
PROM, ROM, EPROM, RAM
Ampliacin de un sistema de memoria

Bibliografa
M. Morris Mano & Charles R. Kime Logic and Computer Design
Fundamentals, 3ra Edicin, Captulo 9, Prentice Hall, 2004
John F. Wakerly Digital Design Principles and Practices, 4ta
Edicin, Captulo 9, Prentice Hall, 2005
http://en.wikipedia.org/wiki/Read-only_memory
http://en.wikipedia.org/wiki/Static_random_access_memory
http://en.wikipedia.org/wiki/Dynamic_random_access_memory

EE-636-M Ing. Aurelio Morales Villanueva, PhD 38 de 38