ESCUELA MILITAR DE INGENIERIA

SISTEMAS DIGITALES LABORATORIO

CIRCUITOS SECUENCIALES LATCH NAND -OR
DOCENTE ING. JUAN FRANCO VACA

202 - ING. SIST. ELECTRNICOS

ESTUDIANTES

SOTOMAYOR SEGALES JUAN MARCELO 4850099

GUDIO ZABALAGA VALERIA ADRIANA 6771200

MONTAO RODRIGUEZ RODRIGO JOSE 6403424

SEMETRE II/2014
 LABORATORIO N8

LATCH DE NAND Y OR

1. Introduccin

Los circuitos lgicos que hemos considerado hasta ahora han sido
combinacionales, cuyos niveles de salida en cualquier instante son dependientes
de los niveles presentes en las entradas ese instante. Cualquier condicin
anterior en la relacin con los niveles de entradas no tiene efecto alguno sobre
las salidas actuales, ya que los circuitos lgicos combinacionales no tienen
memoria.

El elemento de memoria ms importante es el flip-flop, el cual est formado por

un conjunto de compuertas lgicas. Una compuerta lgica por s sola no tiene
capacidad de almacenamiento, sin embargo, varias de ellas pueden
interconectarse de cierta forma logrando que permitan almacenar informacin.
Para producir estos flip-flop se utilizan varios arreglos distintos de estas
compuertas lgicas (NAND NOR).

1.1. Objetivo

Armar los flip-flops (latchs) con compuertas NOR y NAND y verificar su

tabla de verdad correspondiente.

2. Fundamento Terico

Latch de Compuerta NAND

El circuito de FF ms bsico puede crearse a partir de dos compuertas NAND o
de dos compuertas NOR. En este caso se estudia las NAND, las dos compuertas
NAND estn retroalimentadas en forma transversal, de manera que la salida de
la compuerta NAND-1 est conectada a una de las entradas de la compuerta

NAND-2 y viceversa. Las salidas de las compuertas, identificadas como Q y

Q , son las salidas del LATCH. Bajo condiciones normales, una salida siempre

ser el inversa de otra. Existen dos entradas para el latch, la entrada SET es la
que establece Q en estado 1; la entrada RESET es la que restablece Q al estado
0.
Por lo general, las entradas SET y RESET permanecen en estado ALTO, y una
de ellas cambiara a BAJO mediante un pulso cada vez que se quiera cambiar el
estado de las salidas del latch. Comenzaremos nuestro anlisis mostrando que
hay dos estados de salida con la misma posibilidad cuando SET = RESET= 1.

Q=0
Una de las posibilidades, donde tenemos que y Q=1 Cuando Q=0 las

Q=1
entradas para la compuerta NAND-2 son 0 y 1, lo cual produce . El 1 de

Q hace que la compuerta NAND-1 tenga un 1 en ambas entradas para producir

Q
una salida de 0 en . En efecto, lo que tenemos es el nivel BAJO en la salida

de la compuerta NAND-1 que produce un nivel ALTO en la salida de la

compuerta NAND-2, lo cual a su vez mantiene la salida de la compuerta NAND-1
en BAJO.
Q=1
Q=0
La otra posibilidad, en donde y , el nivel ALTO de la compuerta

NAND-1 produce un nivel BAJO en la salida de la compuerta NAND-2, el cual a

su vez mantiene la salida de la compuerta NAND-1 en ALTO. De esta forma, hay
dos posibles estados de salida cuando SET=RESET=1.

La tabla de verdad est dada por:

SET RESET SALIDA

1 1 Sin Cambios
0 1 Q=1
1 0 Q=0
0 0 Invalido
 Latch de compuerta NOR.

Pueden usarse dos compuertas NOR acopladas en forma transversal para

formar lo que se conoce como latch de compuerta NOR. El arreglo, es similar al
latch NAND a excepcin de las salidas aparecen invertidas.
Podemos realizar el anlisis de la operacin del latch NOR, exactamente de la
misma forma que lo hicimos para el latch NAND.
1. SET=RESET=0 Este es el estado normal de reposo para el latch NOR y no

tiene efecto sobre la salida Q y Q permanecern en el estado que
tenan antes de que se produjera esta condicin de entrada.
2. SET=1 ; RESET=0. Esta condicin siempre establecer Q=1, en donde
permanecer aun despus de que SET regresa a 0.
3. SET=0 ; RESET=1. Esta condicin siempre borrara Q=0, en donde
permanecer aun despus de que RESET regresa a 0.
4. SET=1 ; RESET=1. Esta condicin trata de establecer y restablecer el latch al
mismo tiempo y produce que ambas salidas sean 0. Si las entradas se
regresan a 0 en forma simultnea, el estado de salida seria impredecible.

Su tabla de verdad:

SET RESET SALIDA

0 0 Sin Cambios
1 0 Q=1
0 1 Q=0
1 1 Invalido

3. Desarrollo del Laboratorio

3.1. Materiales

C.I. HD74LS08P (OR DE DOS ENTRADAS)

C.I. HD74LS00P (OR DE DOS ENTRADAS)
LEDS DE DIVERSOS COLORES
RESISTENCIAS DE 300 OHMIOS
FUENTE DE VOLTAJE DC
 PROTOBOARD
CABLES DE CONEXIN
DIP-SWITCH
ALICATES

3.2. Procedimiento

Armar el circuito equivalente en un Protoboard (figura sgte.)

Es el LATCH NOR, y verificar las tablas ya establecidas.

Armar el circuito equivalente en un Protoboard.

Es el LATCH NAND, y verificar las tablas ya establecidas.

4. Conclusiones
5. Bibliografa

Ronald J. Tocci, Neals S. Widmer, Gregory L. Moss Sistemas Digitales

Principios y Aplicaciones Edit. Pearson Education 2007 Mexico