GUIA RPIDO DE

INICIALIZA
INICIALIZAO
O QUE O QUE?

Figura 1 - Identificao dos componentes

(1) Conector USB para o JTAG

(2) Led de status do JTAG
(3) Jumpers de seleo da alimentao da placa
(4) Led de status da alimentao
(5) Conector para a porta
p USB de uso geral
(6) Headers de expanso
(7) Chavess tacteis de uso geral
(8) Leds de uso geral
(9) Chave tactil de
e uso geral com ligao no header de expanso
(10) FPGA Cyclone IV

1 Co
Copyright @ 2013, Lus Filipe Rossi
LIGANDO A FPGA 101.
Existem diversas possibilidades de alimentao da FPGA 101. Para cada caso,
caso
os jumpers de seleo (identificados pelo nmero 3 na Figura 1) devem ser
configurados de uma maneira especfica.

ALIMENTAO PELO CONECTOR

CON USB DO JTAG

Porta USB de uso geral no modo Slave

Nesta configurao a placa ser alimentada atravs do

conector USB do JTAG. A porta USB de uso geral ser
utilizada
da no modo slave, logo no deve ser energizada
pela placa

Porta USB de uso geral no modo Host

Nesta configurao a placa ser alimentada atravs do

conector USB do JTAG. A porta USB de uso geral ser
utilizada no modo host. Note que ambos os jumpers
esto conectados. Desta maneira a porta USB do JTAG
ir alimentar tanto a placa FPGA 101 quanto o perifrico
pe
USB desejado.

ALIMENTAO PELA PORTA

POR USB DE USO GERAL

A placa FPGA 101 tambm pode ser alimentada pela

porta USB de uso geral. Para tal configure os jumpers
da seguinte maneira:

2 Co
Copyright @ 2013, Lus Filipe Rossi
GRAVANDO A FPGA 101
Antes de gravar a FPGA 101 , deve ser instalado o software Quartus II da
Altera. O mesmo pode ser encontrado no link:
http://www.altera.com/products/software/quartus-ii/web-edition/qts-we-
index.html

Depois de instalar o software, conecte a placa ao computador pelo conector

USB do JTAG. Se for a primeira vez que ela est sendo conectada espere o
driver do USB Blaster ser instalado.

Existem duas formas de se gravar a FPGA 101: diretamente na RAM ou na

memria flash. No primeiro caso o procedimento simples e rpido, porm ao
desenergizar a placa a configurao ser perdida. Via de regra voc s ira
gravar na RAM do FPGA durante a fase de desenvolvimento. O segundo
mtodo, por sua vez, contm uma etapa a mais e um pouco mais demorado.

DIRETAMENTE NA RAM

O procedimento para se gravar diretamente na RAM bem simples. Depois de

se compilar um projeto ser criado um arquivo ".sof". Este arquivo pode ser
utilizado diretamente para se gravar o FPGA.

No Quartus II v em Tools->Programmer.

No campo Mode: escolha a opo JTAG.

Verifique se no na caixa de texto ao lado do boto Hardware Setup est

escrito USB-Blaster.

Caso no esteja, clique no boto Hardware Setup. No campo Currently

Selected Hardware escolha USB-Blaster e feche a janela. Caso voc no
encontre esta opo, verifique se a instalao do driver foi efetuada
corretamente.

Voltando para a janela Programmer verifique se existe algum arquivo

selecionado. Caso a resposta seja negativa, clique em Add File e escolha o
arquivo .sof referente ao seu projeto. Verifique se a Checkbox do campo

3 Copyright @ 2013, Lus Filipe Rossi

Program/Configure esteja selecionada. Aperte o boto Start e espere o
processo finalizar.

A seguir segue um exemplo de como a janela Programmer deve estar

configurada:

NA MEMRIA FLASH

Para se gravar na memria flash embarcada na placa FPGA 101 deve ser
utilizado o Altera Serial Flash Loader.

Depois de se compilar um projeto v em File->Convert Programming Files...

No campo Programming file type escolha JTAG Indirect Configuration File

(.jic).

No campo Configuration device escolha EPCS16.

No campo File name escolha o nome do arquivo de sada e o locar onde o

mesmo ser salvo.

No campo Input files to convert selecione o campo Flash Loader e clique no

boto Add Device...

4 Copyright @ 2013, Lus Filipe Rossi

Selecione Cyclone IV E no campo Device family e selecione EP4CE6 no
campo Device name. Clique em OK.

Novamente no campo Input files to convert selecione o campo SOF Data e

clique no boto Add File. Selecione o arquivo .sof do seu projeto e clique em
Open.

Clique no boto Generate. Uma mensagem informando que o arquivo foi

gerado com sucesso deve aparecer. Clique em Ok e Close.

V em Tools->Programmer.

No campo Mode: escolha a opo JTAG.

Verifique se no na caixa de texto ao lado do boto Hardware Setup est

escrito USB-Blaster.

Caso no esteja clique no boto Hardware Setup. No campo Currently

Selected Hardware escolha USB-Blaster e feche a janela. Caso voc no
encontre esta opo, verifique se a instalao do driver foi efetuada
corretamente.

Voltando para a janela Programmer, caso algum outro arquivo j esteja

selecionado, clique no mesmo e no boto Delete. Clique em Add File e
escolha o arquivo .jic que foi gerado. Selecione a Checkbox do campo
Program/Configure.

Clique em Tools->Options e verifique se a Checkbox Initiate configuration

after programming est selecionada. Se no estiver, selecione a mesma.
Clique em OK.

Aperte o boto Start e espere o processo finalizar.

A seguir segue um exemplo de como a janela Programmer deve estar

configurada:

5 Copyright @ 2013, Lus Filipe Rossi

CRIANDO UM PROJETO PARA A FPGA 101
Inicialmente crie uma pasta para o seu projeto.

Junto com a FPGA 101 so disponibilizados dois arquivos para auxiliar na

criao de projetos. Um template de top module em verilog chamado
fpga_101_top_template.v e o arquivo fpga_101.qsf conectando os sinais da
placa aos pinos correspondentes.

Copie uma cpia do arquivo fpga_101_top_template.v para a pasta do seu

projeto e modifique o nome do arquivo para o lhe convir. Por exemplo
modifique o nome do arquivo para top.v.

Para criar um projeto no Quartus II clique em File->New Project Wizard.

Clique Next.

Em What is the working directory ofor this project? escolha o diretrio do

projeto que ser criado.

Em What is the name of this project? escolha o nome do seu projeto.

Clique em Next.

6 Copyright @ 2013, Lus Filipe Rossi

Junto com a FPGA 101 so disponibilizados dois arquivos para auxiliar na
criao de projetos. Um template de top module em verilog chamado
fpga_101_top_template.v e o arquivo fpga_101.qsf conectando os sinais da
placa aos pinos correspondentes.

Copie uma cpia do arquivo fpga_101_top_template.v para a pasta do seu

projeto e modifique o nome do arquivo para o lhe convir. Por exemplo
modifique o nome do arquivo para top.v.

Na janela Add Files, o arquivo top.v (ou seja qual nome voc escolheu).

Adicione qualquer outro arquivo de projeto que for precisar (no adicione o
fpga_101.qsf por agora). No se preocupe de adicionar todos os arquivos por
agora. Eles podem ser facilmente adicionados com o projeto j criado.

Clique em Next.

No campo Family escolha Cyclone IV E.

No campo Package escolha Any QFP.

No campo Pin count escolha 144.

No campo Speed grade escolha 8.

No campo Available devices: clique em EP4CE6E22C8.

Clique em Next.

Caso voc v trabalhar com Verlilog, escolha Verilog HDL no campo

Simulation coluna Format(s).

Clique em Next e Finish.

Para clique em Assignements->Import Assignements.

Clique no boto ... e escolha o arquivo fpga101.qsf, e clique em Open.

Clique no boto Advanced...

Selecione as Checkbox Global assignements e Imported entity

assignements replace current entity assignements.

7 Copyright @ 2013, Lus Filipe Rossi

Clique em OK e OK novamente.

Dentro do campo Entity, clique com o boto direito do Mouse em Cyclone IV

E: EP4CE6E22C8 e selecione Settings...

Na categoria General mude a Top-level entity para top.

Clique em Apply e OK.

Pronto voc j tem um projeto criado e configurada para a FPGA 101.

Para adicionar novos arquivos ao projeto, dentro do Project Navigator, clique

na aba Files.

Clique com o Boto direito no campo Files (e no na aba Files) e selecione

Add/Remove Files in Project...

8 Copyright @ 2013, Lus Filipe Rossi