Professional Documents
Culture Documents
Eltri a
SU
PR ES
TESE DE DOUTORADO
A OM UC
NES LUX L
Engenharia
CAMPINA
de Dois Nveis
em
FEDERAL
Ps-graduao
SU S
PR CE
A OM LU
NES LUX
de
Curso
de Dois Nveis
Orientador
Campina Grande - PB
Novembro - 2016
S586i
2016 Silva, Joo Helder Gonzaga Muniz da,
Inversores Multinveis obtidos a partir do Empilhamento de C-
lulas de Dois Nveis / Joo Helder Gonzaga Muniz da Silva.
Campina Grande, 2016.
162 f.: il.
olor.
CDU 621.314.572(043)
Dedi
o este trabalho minha esposa
Renata Arnaud, aos meus lhos
Tarsila e Bernardo. Ao meu Pai
Joo Muniz, minha me Auristela
Muniz, s minhas irms Fabiana
Muniz e Fernanda Muniz, aos meus
avs Antonio Gonzaga, Maria
Albuquerque (in memorian), Silvino
Muniz (in memorian) e Severina
Muniz(in memorian), a todos os
meus tios, primos e demais parentes
e amigos.
Agrade
imentos
Agradeo a Deus pela minha existn ia, por ter me propor ionado vrias oportunidades e
Agradeo a minha querida esposa Renata Arnaud por todo arinho, dedi ao e suporte.
Aos meus pais Joo Muniz e Auristela pelo suporte e ensinamentos ao longo da vida. Aos
meus sogros Fran is o Arnaud e Elza Arnaud pelas valorosas ajudas. A Maria Let ia e
A Euzeli Cipriano dos Santos Jnior pelas enormes ontribuies e por ser um exemplo
Um agrade imento espe ial ao professor Edison Roberto Cabral, uja orientao foi
Aos amigos que tenho muita estima: Lu iano Barros, Wellington de Sousa Lima, Alvaro
de Medeiros Ma iel, Abinadabe Silva Andrade, Antnio Isaa , Luis Gustavo Guedes Pereira
Castro, Antonio de Paula Dias Queiroz, Edgar Luiz, Bruno Emanuel, talo Roger e demais
amigos de LEIAM.
Ao CNPQ pelo suporte nan eiro que permitiu a realizao deste trabalho.
v
Resumo
Os inversores multinveis foram introduzidos omo uma alternativa para o aumento da qua-
tenso . . do barramento apli ado ao inversor, pode ser inevitvel a utilizao de topolo-
gias multi-nveis. Estas topologias possibilitam a reduo da tenso sobre ada um destes
nal do inversor, omo tambm requer o uso de estratgias mais omplexas de modulao e
ontrole. Ainda, alguns pontos inerentes aos inversores multinveis omo: reduo da tenso
de modo- omum, tolern ia faltas e desbalan eamento das tenses dos apa itores, entre
outros, pre isam ser investigados. Neste enrio, so de muito interesse os estudos de novas
Neste trabalho sero estudados inversores multinveis om diferentes prin pios de ope-
rao, abordando topologias hbridas formadas pelo empilhamento de lulas dois nveis. A
primeira delas, onsiste de um inversor monofsi o de quatro nveis em ponte. Este inversor
omposto de um brao de dois nveis e um brao de trs nveis apresentando mesma tenso
de bloqueio para todas as haves. Na segunda topologia, os pontos entrais de ada um dos
braos so one tados ao mesmo ponto, om o brao externo envolvendo o interno, repre-
sentando uma estrutura pou o investigada. Esta topologia ne essita de haves bidire ionais
para tornar possvel seu orreto fun ionamento. feito ainda um estudo de um inversor de
2/3 nveis, onde proposto um algoritmo de modulao simpli ado, onde onsegue-se uma
signi ativa reduo no nmero de operaes realizados. Por m, estudado um inversor
multinvel simtri o hbrido baseado nas topologias meia-ponte e ANPC, onde so propostas
forne e um melhor ontrole no balan eamento das tenses dos apa itores, alm de reduzir
vi
Resumo vii
Multilevel inverters are an alternative for both quality and e ien y in rease of inverter
fed systems. Depending on the voltage level . . of the bus applied to the inverter, the
usage of multilevel topologies is inevitable. Those topologies redu e the voltage over ea h of
those devi es. However, a higher quantity of swit hes in reases the inverters nal ost, and
requires more omplex approa hes for ontrol and modulation. Also, few inherent aspe ts of
the multilevel inverters in luding: redu tion of the ommon-mode voltage, fault toleran e and
unbalan e apa itors voltages, among other, need to be investigated. In this s enario, new
multilevel topologies have great interest, also with new and simplied modulation te hniques.
In this work we study multilevel inverter with dierent operational prin iples, formed by
formed by sta king two levels ells. The rst one, onsist of a single-phase inverter with a
four level bridge. This inverter is omposed of a two level leg and a three level leg, presenting
the same blo king voltage for all the swit hes. In the se ond topology, every entral point of
ea h of the leg is onne ted into a ommon single point, with the extern leg over the intern
one, a stru ture poorly studied. This topology needs bidire tional swit hes for a orre t well
fun tion. A study of the 2/3 level inverter is done, in whi h a signi ant redu tion of the
based on both half-bridge and ANPC topologies, in whi h two hanges in the topology are
proposed alongside with some hanges in the swit hing standard. This provides a better
ontrol in the apa itors voltage balan e, and redu es the amount of sour es . . used by
them.
viii
ndi
e
Agrade imentos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . v
Resumo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vi
Abstra t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . viii
ndi e . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ix
Lista de Smbolos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xx
1 Introduo Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
2 Inversor 2L3L . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
2.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
ix
ndi
e x
2.5.4 Perdas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
4.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
5.2 Inversor Hbrido Simtri o de Cin o Nveis baseado nas Topologias Meia-
5.3 Inversor Hbrido de Cin o Nveis baseado nas Topologias Meia-Ponte e ANPC/Capa itor
Flutuante . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
5.4 Inversor Hbrido de Cin o Nveis baseado nas Topologias Meia-Ponte e ANPC/Fonte
Flutuante . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
3.2 Tenso de bloqueio e orrente nas haves da topologia Nested de quatro nveis. 66
3.6 Perdas do inversor NPC de quatro nveis operando sob ondio nominal
1200V/50A. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
3.7 Perdas do inversor Nested de quatro nveis operando sob ondio nominal
1200V/50A. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
ANPC/FC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
xii
ndi
e de Figuras
1.4 Inversores NPC tipo I e II (ou T): (a) brao de inversor NPC de trs nveis
1.8 Brao de um inversor ANPC: (a) ANPC de trs nveis; (b) ANPC de in o
nveis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
xiii
ndi
e de Figuras xiv
1.22 Ponte inversora om uma fonte . . omum: (a) Diagrama de blo os; (b)
1.23 Inversores formado por braos one tados em estrela: (a) Diagrama de blo os;
as ata. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.24 Fonte multinvel alimentando um inversor onven ional: (a) Diagrama de blo-
1.27 Clulas de dois nveis: (a)
lula
.
.; (b)
lula
.
. positiva; (
)
lula
.
.
negativa; (d)
lula
.a.; (e)
lula bidire
ional . . . . . . . . . . . . . . . . . 26
1.28 Empilhamento de lulas .a.: (a) empilhamento de duas lulas; (b) empi-
1.30 Topologia FC obtidas pelo empilhamento de lulas .a.: (a) brao FC; (b)
generalizao do FC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
1.31 Topologia ANPC obtidas pelo empilhamento de lulas .a.: (a) brao ANPC;
1.34 Topologia Nested: (a) Inversor NPC tipo II; (b) Nested de in o nveis. . . . 31
2.3 Congurao onven ional e forma de onda da tenso de sada (a) topologia
2.5 Caminho da orrente nos apa itores onsiderando todos os estados de ha-
simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
2.10 Resultados de simulao (de ima para baixo) tenso de polo no brao dois
nveis, tenso de polo no brao trs nveis, tenso de arga e orrente de arga 50
2.11 Resultados de simulao (de ima para baixo) tenso de arga, tenses nos
2.12 Resultados Experimentais (de ima para baixo) tenso de polo no brao dois
nveis, tenso de plo no brao trs nveis, tenso de arga e orrente de arga 51
2.13 Resultados Experimentais (de ima para baixo) tenso de arga, tenses nos
(b) formao da have bidire ional e ( ) Nested de trs nveis ou NPC de trs
nveis do tipo II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
3.2 Conguraes Multinveis Nested: (a) Quatro nveis (b) Cin o nveis e ( )
Seis nveis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
3.4 Fluxo de orrente atravs das haves no brao da topologia NPC de quatro
nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
um low-side. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
mpar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
dos grampeados (b) onversor NPC ativo ( ) inversor de quatro nveis e (d)
3.16 Resultados de simulao do Nested de quatro nveis. (a) Tenso de polo; (b)
3.18 Resultados de simulao do Nested de seis nveis. (a) Tenso de polo; (b) De
3.20 Resultados experimentais do Nested de quatro nveis. (a) Tenso de polo; (b)
4.8 Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 1 do setor 1 87
4.10 Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 2 do setor 1 88
4.12 Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 3 do setor 1 90
4.14 Fluxograma da modulao proposta por (Mihala he, 2006): (a) para os setores
4.15 Mtodo introduzido por Mihala he, mostrando os seis setores e os dezoitos
barramento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
4.26 Resultados de simulaes. (a) (de ima para baixo) tenso de polo e orrentes
na arga trifsi a; (b) (de ima para baixo) tenso de linha e tenses nos
4.28 Resultados experimentais. (a) tenso de polo; (b) tenso de linha e ( ) or-
5.1 Formao das topologias propostas: (a) om apa itor no brao ANPC (b)
5.6 Os ilao das tenses dos apa itores do inversor da Fig 5.5 . . . . . . . . . 115
5.12 Variao das tenses: vC1 , vC2 e vC3 om C3 = 2C1 = 2C2 . . . . . . . . . . . 121
5.21 Os ilao da tenso dos apa iotres das trs topologias estudadas . . . . . . 134
5.22 Valores de indutn ias permitidos em funo dos apa itores utilizados . . . 136
5.27 Congurao HB-ANPC om apa itn ias de 2200F . (a) De ima para
baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos
5.28 Congurao HB-ANPC om apa itn ias de 200F . (a) De ima para
baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso
5.29 Congurao HB-ANPC/FC om apa itn ias de 200F . (a) De ima para
baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos
5.30 Congurao HB-ANPC/FS om apa itn ias de 200F . (a) De ima para
baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos
5.31 Congurao HB-ANPC om apa itn ias de 200F . (a) De ima para
baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso
5.32 Congurao HB-ANPC/FC om apa itn ias de 200F . (a) De ima para
baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos
5.33 Congurao HB-ANPC/FS om apa itn ias de 200F . (a) De ima para
baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos
fs Frequn ia haveamento
S1 , S2 , S3 , S4 Chaves de inversores
Vl Tenso de arga
va0
, vb0
, vc0
Tenses de referen
ia
va0
, vb0
, vc0
Tenses de refern
ias modi
ada
v Tenso homopolar
N Nmero de nveis
vt1
, vt2
, vt3
Sinais da portadora
vd , vq Tenses em quadratura
ia , ib , ic Corrente de arga
xx
Lista de Smbolos xxi
m ndi e de modulao
Vf Tenso da fonte
R Resistn ia da arga
Zl Reatn ia da arga
wo Frequn
ia de ressonn
ia
1
Introduo Geral
per entual de onsumo um dos indi adores do estgio de desenvolvimento de uma nao.
da d ada passada, experimentou forte res imento e onmi o e agora possui a segunda
maior e onomia, onsumindo energia quase no mesmo nvel que os Estados Unidos (Bose,
2013). Assim, os pases bus am ada vez mais o seu fortale imento e onmi o e investem
no res imento industrial. Observa-se que o domnio do manuseio da energia eltri a foi
um fator determinante nas transformaes que o orreram no mundo nos ltimos s ulos,
sendo esse tipo de energia o mais utilizado no mundo. Sua demanda global tem res ido
ontinuamente e, em 2030, a apa idade de gerao eltri a no mundo ter res ido er a de
A energia eltri a obtida a partir de outras formas de energia, tais omo a hdri a, a
eli a, a solar, a geotrmi a, a das ondas, a das mars e as bio- ombustveis, entre outras
energia tm sido bem su edidas graas eletrni a de potn ia. A eletrni a de potn ia
a rea da engenharia dedi ada ao estudo do pro essamento e ontrole do uxo de energia
1
Introduo Geral 2
eltri a entre uma fonte (de tenso ou orrente) e uma arga. O pro essamento da energia
feito por meio de onversores estti os que so ir uitos eltri os ompostos de elemen-
tos ativos (dispositivos semi ondutores). Por meio do ontrole dos tempos de onduo e
Processador
de Potncia Carga
ve , fe vs , fs
ie is
Sinal de
Controle Medio
Controlador
Referncia
um dispositivo semi ondutor de potn ia que re ebeu o nome de Reti ador Controlado
de Sil
io (SCR, do ingls Sili
on Controlled Re
tier ), foi tornado
omer
ial pela General
Ele
tri
Company. O SCR substituiu o Reti
ador a Ar
o de Mer
rio, inventado em 1902,
o uso de vrios ir uitos industriais, on ebidos entre os anos 20 e 40, em adio ponte
de um quarto de s ulo e ainda reinam supremos nas apli aes om potn ias elevadas.
Contudo, os SCRs so onsiderados lentos e dif eis de omutar em apli aes de orrente
haveamento mais rpido; 2) o uso de pro
essadores digitais
omo o DSP (do ingls, Digital
Signal Pro
essor ) e o FPGA (do ingls, Field Programmable Gate Array ). O impa
to destes
dois fatores foi to signi ativo quanto o apare imento do SCR, permitindo, assim, o uso de
Vrios dispositivos so usados hoje em dia: o BJT ( Bipolar Unijun
tion Transistor ), de
1970, em apli
aes de baixa a mdia potn
ias e frequn
ias, j pou
o utilizado; o tiristor
GTO ( Gate Turn-o, GTO), em torno de 1973, em apli
aes de baixa a alta potn
ias e
Introduo Geral 3
de baixa a mdia frequn
ias; o MOSFET ( Metal-oxide Semi-
ondu
tor Field-ee
t Tran-
sistor ), de 1978, em apli
aes de baixa potn
ia e frequn
ia elevada; o IGBT ( Insulated
Bipolar Gate Transistor ) de 1983, em apli
aes de baixa a mdia potn
ias e frequn
ias;
equipamentos podem operar na faixa de alguns pou os watts at os GW, a faixa de frequn-
Com tantos dispositivos, formando um leque omposto pelas mais variadas ara tersti-
ser utilizada em um nmero ada vez maior e diversi ado de apli aes. Elas podem ser
et .), omer ial (aque imento, ventilao, elevadores, fontes de emergn ia, et .), industrial
aque imento indutivo, solda, a ionamento de motores, et .), transporte (ve ulos eltri os,
ativos, FACTS, et .), aero-espa ial (sistemas de alimentao em naves espa iais, satlites e
e onverso de energias alternativas (fonte eli a, fonte fotovoltai a, fonte de lulas om-
onversores estti os de energia. Esses onversores podem ser lassi ados de a ordo om
na lassi ao apresentada por (Kouro et al., 2010), mostrada na Fig. 1.2. Os onversores
diretos so
onstitudos por
i
lo
onversores e por
onversores matri
iais. Em parti
ular,
Introduo Geral 4
os onversores indiretos realizam, ini ialmente, uma onverso .a./ . . e, em seguida, uma
onverso . ./ .a.. Ou seja, nesse onversor, um reti ador alimenta um inversor. Tambm,
os onversores podem ser do tipo fonte de tenso, do tipo fonte de orrente ou do tipo fonte
Conversores
Cada apli ao utiliza um tipo adequado de onversor e envolve diferentes aspe tos no
que tange o uso da eletrni a de potn ia. Por exemplo, dentre as apli aes industriais, os
o desempenho dos motores atravs da melhoria das formas de onda de alimentao, o usto
elevao das frequn ias de operao dos onversores. Entretanto, isto leva a um aumento
das perdas produzidas durante a operao dos onversores, o que piora om o aumento de
potn ia nos grandes motores. Tambm, a introduo de onversores provo ou, em muitos
normas que impem valores mnimos de fator de potn ia e valores mximos do ontedo
novos mtodos, tais omo aqueles que possuem o objetivo de reduzir as perdas. Em par-
de energia levou ao on eito de Sistemas Flexveis de Transmisso CA, FACTS (do ingls
res, omo os hamados multinveis, apazes de operar nos nveis de mdia a alta potn ia,
rea antes restrita ao uso do SCR utilizados em onversores de dois nveis em onjunto om
1.2, os onversores tipo fonte de tenso so os mais utilizados. Dentro deste ontexto, sero
Como men ionado, os inversores multinveis foram introduzidos omo uma alternativa para
o aumento da qualidade e dos nveis de tenso dos sistemas alimentados por inversores.
qualidade dos sinais na sada do inversor, ontribui diretamente para reduo das perdas nos
motores ausadas pelas omponentes harmni as das orrentes e pela omponente pulsante
e potn ia mxima suportveis pelos interruptores. Com uma quantidade maior de nveis
para ompor o sinal modulado, estes inversores possibilitam sinais de sada om um ontedo
Com isso, possvel diminuir as perdas por omutao e a interfern ia eletromagnti a (dos
Santos, 2005).
d adas e tm sido apli ados om su esso em apli aes industriais. Muitas ontribuies
e topologias omer iais tm sido reportadas nos ltimos anos. Atualmente, os onversores
ada apli ao espe a. Embora seja uma te nologia j onsolidada, o onversor multinvel
ampliao ada vez maior de seu ampo de apli ao tem tornado os onversores multinveis
mais atrativos e ompetitivos do que as topologias lssi as, dependendo dos nveis de tenso,
eram ompostas por vrios onversores onven ionais de dois nveis ujas sadas alimenta-
vam transformadores ujos enrolamentos se undrio eram one tados em srie (Flairty, 1962;
Morgan e Hoft, 1964). As sadas dos onversores eram defasadas e somadas vetorialmente de
modo a produzir, no se undrio, uma forma de onda quase-senoidal, formada por diferentes
degraus de tenso. Essas estruturas foram propostas ini ialmente omo soluo para a io-
namentos eltri os de alta potn ia e alto desempenho (Nabae, Takahashi e Akagi, 1981).
Entretanto, elas requerem transformadores espe iais om doze ou mais se undrios, sendo de
projeto ompli ado, aros e, normalmente, sem atenderem aos ensaios de des argas par iais
por fontes . . separadas e one tados em srie para sintetizar as tenses .a. de sada na
forma de degraus (Baker e H., 1975). Sua estrutura, amplamente utilizada para se onseguir
mltiplos nveis de tenso pode ser vista na Fig. 1.3, para um inversor em as ata de in o
nveis. A tenso de sada obtida somando-se a tenso de sada de ada mdulo. Embora a
estrutura tenha surgido em 1975, seu uso s se deu a partir do nal dos anos 80 (Mar hesoni
et al., 1988; Mar hesoni, 1989). Posteriormente, essa mesma topologia foi investigada para
apli ao em ompensadores estti os de reativos (Lai e Peng, 1996; Peng et al., 1996).
ponte ompleta, apaz de operar em trs nveis desde que os disparos dos interruptores de
A topologia de inversor de trs nveis
om diodos de grampeamento NPC (do ingls, Neu-
tral Point Clamped ), Fig. 1.4(a), uma alternativa para o inversor de trs nveis em
as
ata,
foi introduzida em (Baker, 1980), tendo despertado interesse aps o trabalho apresentado
Introduo Geral 7
S a1 S a2
a
Vcc
S a4 S a3
S a5 S a6
Vcc
N
S a7 S a8
em (Nabae, Takahashi e Akagi, 1981). Como o prprio nome diz, possui diodos de grampe-
amento que so one tados ao barramento . . do inversor. Observa-se na Fig. 1.4(a) que
ada brao do inversor de trs nveis NPC formado por quatro dispositivos semi onduto-
res om seus respe tivos diodos em anti-paralelo e dois diodos ligados ao ponto entral do
barramento. A tenso sobre os interruptores mantida igual tenso dos apa itores C1 ou
C2 atravs dos dois diodos de grampeamento em ada brao. A tenso em ada apa itor
deve ser mantida o mais prximo possvel do valor ideal Vcc /2 para garantir que as tenses
de polo assumam os valores Vcc /2, 0 ou Vcc /2. Um segundo tipo do inversor NPC, indi ado
Fig. 1.4(b), foi tambm investigado em (Nabae, Takahashi e Akagi, 1981). Nesse aso, o
a esso ao ponto entral obtido atravs de um interruptor bidire ional e, embora o nmero
S posteriormente, o on eito de inversor multinvel foi apli ado em uma estrutura gene-
ralizada para N nveis (Bhagwat e Stefanovi , 1983; Choi et al., 1991), a partir da introduo
de interruptores adi ionais (tiristores, no aso de Bhagwat e GTOs no aso de Choi) one -
tando a fase aos pontos intermedirios entre vrios
apa
itores
olo
ados no barramento
.
..
Esses
ir
uitos so indi
ados nas Figs. 1.5(a) e 1.5(b). Embora, sem ter o mesmo impa
to
de harmni as atravs da utilizao das estruturas multinveis. Em parti ular, a verso para
(Nabae, Takahashi e Akagi, 1981), Fig. 1.4(b). J o inversor proposto por Choi uma
+
V
-
R
+
V
+ -
V A
- +
V
-
(a) (b)
Figura 1.4: Inversores NPC tipo I e II (ou T): (a) brao de inversor NPC de trs
nveis tipo I; (b) brao de inversor NPC de trs nveis tipo II.
+
V
-
+
V
-
V +
-
+
V -
(a) (b)
prin pio do inversor multinvel om apa itores utuantes, indi ado na Fig. 1.6 e proposto
apa itores em lugar dos diodos, o que diminui as perdas em onduo. No entanto, o uso
deste prin pio aumenta a omplexidade das t ni as utilizadas para equalizar as tenses,
ata foram onsiderados os mais importantes, tendo sido, por esta razo, realizados diversos
estudos omparativos entre os mesmos (Lai e Peng, 1996; Peng et al., 1996). Da em diante,
muitas onguraes, apazes de gerar trs ou mais nveis de tenso em sua sada, foram
propostas (Suh et al., 1998), (Rodriguez et al., 2002), om o intuito de reduzir o ontedo
harmni o da tenso de sada (Mariethoz e Rufer, 2004; Weng et al., 2007), de diminuir a
de tenso sobre os semi ondutores (Kouro et al., 2010; Chan et al., 2009; Boora et al., 2010),
espe ialmente em apli aes de mdia e de alta potn ia, omo ompensadores de potn ia
reativa e a ionamento de motores .a.. Por exemplo, os diodos do inversor multinvel indi-
ado na Fig. 1.5(b) suportam tenses desiguais, onforme sua lo alizao. Uma modi ao
efetuada para minorar este problema foi a de distribuir estas tenses elevadas em diodos
adequadamente one tados em srie (Lai e Peng, 1996). Um grampeamento adequado para
equalizar as tenses sobre os diodos foi obtida em (Xiaoming Yuan, 2000), mostrado na Fig.
1.7. Uma outra on epo, que tinha omo proposta melhorar a distribuio das perdas nos
interruptores, em relao ao NPC, foi tornada onhe ida na sua verso de trs nveis em
(Bru kner e Bemet, 2001; Bru kner et al., 2005) e apresentada em sua forma generalizada
V1
V2
Uma bus a na reduo de omponentes, levou onexo de meia pontes, tambm ali-
mentadas por fontes isoladas, resultando numa fonte multinvel . . (Su e Adams, 2001; Su,
2005),
ujo nmero de
omponentes foi ainda mais reduzido, posteriormente,
om a utiliza-
Introduo Geral 10
+
V
A
-
V
+
-
-
(a) (b)
Figura 1.8: Brao de um inversor ANPC: (a) ANPC de trs nveis; (b) ANPC de
in
o nveis
Introduo Geral 11
o de meia-ponte mistas (Chen et al., 2008). Estas duas topologias so indi adas nas Figs.
1.9(a) e 1.9(b). Essas fontes de tenso . . varivel so utilizadas para alimentar um brao
de dois nveis, foi a de inversor modular (Lesni ar e Marquardt, 2003). Como se observa,
inversor modular impli a em substituir a fonte isolada por um apa itor de armazenamento,
ada meia ponte e seu apa itor onstituindo um mdulo. Dois onjuntos ompostos, ada
um, de vrios mdulos em as ata, simetri amente one tados em relao a um ponto entral
+
M M
+ + V C
V V
- -
+ + V C
V V
- -
R A
+ + V C
V V
- -
+ +
V N V N V C
- -
-
(a) (b) (
) (d)
Figura 1.9: Inversores em
as
ata: (a) utilizando meia-ponte; (b) utilizando meia-
ponte mista; (
) formando um brao de inversor; (d) simetri
amente
one
tados em relao a um ponto
entral.
onversores hbridos, havendo um grande nmero de possibilidades para sua gerao. Por
Introduo Geral 12
exemplo, pode ser feita uma asso iao de diferentes prin pios, ou de partes de diferentes
adi ionado topologia NPC (Suh e Hyun, 1997). Tal estrutura, apresentada na Fig. 1.10,
tem omo vantagem a reduo da utuao de tenso no ponto neutro e do balan eamento
Este tipo de ombinao foi, posteriormente, estendido para o aso do inversor ANPC, de
modo generalizado, em (Peng, 2001), Fig. 1.11, e para in o nveis, om reduo do nmero
+
V
-
+
V
-
nas fontes de alimentao ou das tenses nos
apa
itores de armazenamento. Por exemplo,
Introduo Geral 13
+
C
-
+
C
-
quando o apa itor utuante do inversor da Fig. 1.6 substitudo por uma fonte xa, de valor
para um mesmo nmero de dispositivos semi ondutores (Kou, Corzine e Familiant, 2002). O
mesmo o orre quando as tenses das fontes isoladas da estrutura em as ata da Fig. 1.3 tm
valores diferentes (Manjrekar e Lipo, 1998). Tambm, topologias hbridas foram on ebidas
a partir da asso iao de diferentes tipos de dispositivos semi ondutores (Manjrekar e Lipo,
1998).
Outra possibilidade, ainda, a de gerar pontes inversoras hbridas para apli aes de
alta tenso e alta potn ia utilizando braos de inversores multinveis, tipo NPC (Ding et al.,
2003), (Sneineh et al., 2006), FC/NPC (Zhang e Ruan, 2005) ou FC/ANPC (Li et al., 2009)
para substituir os braos de uma ponte inversora de dois nveis, onstantes da Fig. 1.3. As
Figs. 1.13 a 1.16 ilustram essas pontes inversoras. Quando esses mdulos so one tados
isoladas.
O nmero de omponentes das pontes multinveis a ima pode ser reduzido quando um
dos braos substitudo por uma estrutura de dois nveis, dando origem a uma hibridez
quanto ao nmero de nveis em ada brao da ponte. A topologia meia ponte e NPC, indi ada
na Fig. 1.17, foi proposta em (Kai et al., 2004) e (Almeida et al., 2006). Uma variao,
apresentada na Fig. 1.18 permite que dispositivos mais rpidos e de alta tenso operem em
+
V
-
R S
+
V
-
A B
+
V
-
R S
+
V
-
+
V
-
A B
+
V
-
-
Figura 1.16: Ponte inversora ANPC/FC
et al., 2011).
+
V
-
A B
+
V
-
A B
Como se observa das Figs. 1.17 e 1.18, os dispositivos que ompem o brao de dois
nveis suportam toda a tenso do barramento, o que limita sua potn ia de apli ao. Outras
solues que utilizam o mesmo prin pio so ilustradas nas Figs. 1.19 (Ceglia et al., 2004),
1.20 (Oliveira Jr, Silva e Ja obina, 2006). Algumas solues pro uraram minorar este pro-
blema,
omo o inversor da Fig. 1.21 (Astudillo et al., 2008). As trs topologias operam
om
Introduo Geral 16
A B
-
Figura 1.19: Inversor multinvel de
in
o nveis
A B
-
Figura 1.20: Inversor hbrido
om nmero reduzido de
omponentes
A B
pode ser apli ado a muitas das topologias j men ionadas a ima (Baek et al., 2005), (Lezana
e Rodriguez, 2007), (Rosas-Caro et al., 2008), (Ruiz-Caballero et al., 2010), (Banaei e Salary,
de pontes one tados atravs de reatores a oplados (Ueda et al., 1995; Matsui et al., 1996;
Hausmann e Barbi, 2009; Vafakhah et al., 2010; Flori
au et al., 2011; Ewan
huk et al., 2012)
Introduo Geral 17
Alm disso o on eito de inversores modulares tem sido amplamente apli ado a inmeras
topologias, omo pontes ompletas, resultando em inmeros inversores hbridos (Hiller et al.,
2009; Marquardt, 2010; Solas et al., 2013; Ilves et al., 2015; Nami et al., 2015).
prin pios sero dis utidos a seguir. Uma primeira possibilidade o de uma ponte inversora
de trs braos de inversores NPC, formando a ponte om fonte omum de alimentao, omo
mostra a Fig. 1.22(b) (Tei hmann e Bernet, 2003). Diferentes braos podem ser utilizados
nesse arranjo, omo o aso da utilizao de inversores ANPC, a apa itor utuante, inver-
sores modulares formados por meia-ponte (Lesni ar e Marquardt, 2003), por ponte ompleta,
por uma ombinao de ponte ompleta e meia-ponte (Feldman et al., 2012) e outros tipos
A B C
A B C
(a) (b)
Figura 1.22: Ponte inversora
om uma fonte
.
.
omum: (a) Diagrama de blo
os;
(b) Topologia de trs nveis para
onversores de potn
ia de baixa
tenso.
Uma segunda possibilidade o de um inversor formado por braos one tados em estrela,
ujo esquema indi ado na Fig. 1.23(a). Um exemplo o inversor ilustrado na Fig. 1.23(b)
em que a ponte mostrada na Fig. 1.18 forma um dos braos da onexo em estrela (E Silva,
2012). Outros exemplos so o aso do uso dos inversores onstantes das Figs. 1.17 (Ding
et al., 2003), 1.20 (Tang et al., 2009) e 1.21 (Carmona et al., 2008). Tambm, o aso de
pontes em as ata formando o brao, omo ilustrado na Fig. 1.23( ) (Lai e Shyu, 2002).
O prin pio ilustrado na Fig. 1.24(a) o de uma fonte multinvel alimentando um inversor
onven
ional de dois nveis. Uma realizao deste prin
pio mostrada na Fig. 1.24(b) (Su
Introduo Geral 18
A B C
(a)
(b)
a
A B
A B
A B
o
B
A
A
B
B
A
A
B
B
A
c b
B
( )
Figura 1.23: Inversores formado por braos
one
tados em estrela: (a) Diagrama
de blo
os; (b) Inversor trifsi
o meia-ponte/ANPC; (
) brao formado
por pontes em
as
ata.
Introduo Geral 19
e Adams, 2001).
A B C
A B C
(a) (b)
Figura 1.24: Fonte multinvel alimentando um inversor
onven
ional: (a) Diagrama
de blo
os; (b) Inversor
om fonte Multinvel.
No esquema da Fig. 1.25(a), um dos braos de nvel maior do que os outros dois. No
exemplo da Fig. 1.25(b), o inversor, nomeado omo 2/3 nveis (Mihala he, 2006), formado
por um brao ANPC de trs nveis e dois braos de dois nveis. Este aso, tambm pode ser
onsiderado omo originrio da adio de mais uma fase da ponte monofsi a ilustrada na
Outras possibilidades resultam da ombinao de pontes trifsi as, asso iao de pontes
Com o aumento do nmero de semi ondutores nas estruturas de inversores objetivando me-
lhorar a qualidade da tenso de sada; reduzir as perdas do inversor; e realizar o balan ea-
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
C Vcc O B
A B Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
(a) (b)
Figura 1.25: Inversores trifsi
os
om um dos braos de nvel maior: (a) Diagrama
de blo
os; (b) Inversor Hbrido de 2/3 nveis.
uma delas tenha suas ara tersti as e vantagens prprias, a seleo da melhor estratgia
Menor rudo a sti o e interfern ia eletromagnti a provo ados pelo inversor no sis-
tema.
Nos anos 60, as tenses de sada dos inversores multinveis tinham a forma de degraus
de diferentes nveis, obtidos pela soma das sadas de vrios inversores operando em paralelo
atravs do defasamento das mesmas entre si (Flairty, 1962). Em 1977 foi desenvolvida uma
1977a; Baker, 1977b). Em 1983, om o objetivo de ontrolar a tenso de sada foi on ebido
o primeiro ontrole de um inversor em trs nveis usando uma forma de onda triangular, a
t ni a PWM uniforme, em que a modulante um sinal onstante (ou uma onda quadrada
que om um nmero su iente de pulsos por i lo o ontedo harmni o de uma forma de
onda modulada se aproxima da envoltria (Patel e Hoft, 1974). Entretanto, para harmni os
de ordem mais elevada, ne essrio um grande nmero de pulsos, para obter uma reduo
Em 1988, duas estratgias PWM para inversores de trs nveis foram desenvolvidos a
partir de dois mtodos lssi os para inversores de dois nveis. O primeiro mtodo, o PWM
armazenados para serem reproduzidos em operao (Patel e Hoft, 1974; Bowes e Bird, 1975;
1964 para inversores de dois nveis e hoje tambm onhe ido om PWM por portadora,
uma estratgia baseada na interse o em tempo real de uma modulante senoidal om uma
portadora triangular (S hnung e Stemmler, 1964). Em 1981 foi feita uma generalizao do
mtodo sub-harmni
o para operaes
om o ndi
e de modulao maior que um (m > 1),
tanto para modulaes de dois nveis
omo modulaes de trs nveis (Mazzu
helli et al.,
1981). Em 1988, na verso de trs nveis, foram utilizadas duas modulantes senoidais e uma
portadora triangular, a t ni a sendo nominada pelos autores omo dipolar (Velaerts et al.,
1988).
Uma outra abordagem da t ni a PWM por portadora foi on ebida em 1992, de forma
generalizada, para ontrole de inversores de trs nveis ou mais nveis, monofsi os, ou tri-
triangulares(Carrara et al., 1992). Os dois tipos mais interessantes de disposio das por-
tadoras so dis
utidos: a) aquela
om deslo
amento de fase ( Phase-Shifted Pulse Width
Modulation - PSPWM) e (b) aquela
om deslo
amento de nvel ( Level-Shifted Pulse Width
Modulation - LSPWM).
A Modulao por Largura de Pulso om Deslo amento de Fase, utiliza duas portadoras
triangulares defasadas em ento e oitenta graus, para apli aes em inversores de trs nveis
implementao, alm de ela permitir o balan eamento natural das tenses nos apa itores
utuantes. Como desvantagem pode-se itar a Distoro harmni a Total (DHT) da tenso
de sada apresentada em inversores que utilizam esta modulao, prin ipalmente para apli-
aes que utilizam baixos ndi es de modulao (Flori au et al., 2009). Outra limitao
desta t ni a que ela no pode ser apli ada ao inversor NPC. Para superar esta desvan-
nveis de tenso, as de Modulao por Largura de Pulso
om Deslo
amento de Nvel. Depen-
Introduo Geral 22
dendo da disposio das triangulares e seu defasamento no tempo, esta modulao pode ser
dividida em trs tipos distintos: PD ( Phase Disposition, do ingls, em fase), POD ( Phase-
Opposition Disposition, do ingls, disposio em oposio de fase) (Carrara e Mar
hesoni,
Ainda em 1988 surgiu a apli ao da modulao vetorial (VSM) aos onversores multi-
nveis (Steinke, 1988). Depois ela foi estendida e generalizada para N nveis (Kouro et al.,
2010). Uma ara tersti a omum a todas s t ni as de modulao vetorial que este al-
goritmo dividido em trs estgios: no primeiro, denido o estado das haves ou vetor
a ser utilizado para a modulao, o qual usualmente um dos trs vetores mais prximos
da refern ia; no segundo estgio so denidos os tempos de onduo e bloqueio das ha-
ves; e no ter eiro estgio denida a sequn ia na qual os vetores so gerados (M Grath
e iente alguns desses trs estgios (Gopinath et al., 2009). Entretanto, algumas t ni as
foram introduzidas para empregar a modulao vetorial de modo algbri o (Seixas et al.,
2000).
XXI (Wu e He, 2001). Para inversores de dois nveis, obteve-se o mesmo desempenho onse-
1996). Essa t ni a hbrida usa um sinal de sequn ia zero om o triplo da frequn ia das ten-
ses de refern ia omo o termo de tenso omum. A modulao por portadora (CB-PWM)
adequado de sequn ia zero injetado nas tenses de refern ia (Wu e He, 2001). Tambm,
(Lee et al., 1999). A t ni a permite efetuar algebri amente os l ulos para determina-
ressante para o omando de inversores multinveis devido ao fato de estes terem um nmero
(de Oliveira et al., 2004) e pode ser fa ilmente adaptada a diferentes topologias.
Como visto, existem diferentes tipos de inversores hbridos. Uma viso geral dos mto-
e Matnani, 2012). visto que para alguns inversores hbridos as t ni as lssi as PWM
podem ser apli adas de forma direta, enquanto para outras topologias so ne essrias algu-
mas modi aes e adaptaes (Radan et al., 2007; Aghdam et al., 2008; Re h e Pinheiro,
2007).
reduo da tenso de modo- omum, dete o de faltas e balan eamento das tenses dos
mais onhe ido o de desbalan eamento das tenses dos apa itores de inversores multinveis
omo o NPC (Kouro et al., 2010). Parti ularmente, o desbalan eamento em inversores de trs
nveis NPC, foi extensivamente estudado e inmeras solues foram reportadas (Rodriguez
et al., 2009).
empregam ir uitos auxiliares. Uma dessas t ni as, apresentada por (Von Jouanne et al.,
ex edente de um apa itor para outro, mantendo as tenses equilibradas. Esta soluo
muito utilizada em fontes UPS para manter balan eadas as tenses nas baterias. Outra
maneira de manter os valores das tenses nos apa itores . . iguais utilizando, na entrada
a uma ponte reti adora e a um apa itor do barramento. Os dois enrolamentos devem
garantir a mesma tenso em ada um dos apa itores aso no sejam utilizados interruptores
ontrolados nas pontes reti adoras. Para inversores NPC de quatro ou mais nveis e em
t ni as onven ionais, sendo um dos pontos que vem exigindo bastante ateno por parte
Fig. 1.26. Essa lassi ao baseada nos prin ipais tipos de topologias: Multinvel em
Matriz (MM), om Capa itor Flutuante (FC), om Ponto Neutro Grampeado (NPC), em
Cas ata e Hbridas. Cada lasse engloba diferentes topologias de onversores, obrindo a
maioria das topologias dis utidas. Entretanto, no observa alguns pontos levantados na
hbridas a fuso de dois prin pios diferentes omo o ANPC e FC; esse aso mostrado omo
uma possibilidade de onexo entre os dois onversores. Existem outras lassi aes mais
espe as. Por exemplo, em (Mariethoz e Rufer, 2004), foi proposta uma lassi ao dos
onversores onforme seu nvel de hibridez. Estes seriam divididos em trs ategorias:
tao;
mentao;
Devido innidade de ombinaes que pode ser obtida por meio de onexo em as ata
de onversores, em (Bats hauer et al., 2010) apresentada uma abordagem genri a para
res e transformadores
Introduo Geral 25
Levando em onsiderao o que foi onsiderado omo topologia hbrida, no estudo an-
terior, estas lassi aes no so satisfatrias. Embora, no seja objetivo deste trabalho
estabele er uma lassi ao ompleta dos onversores, alguns aspe tos sero estabele idos
Conversores
Multinveis
NPC +
MMC Cascata em ponte H
SFC H-NPC
(Cascata em meia-ponte)
Capacitor Flutuante +
CHB Cascata em ponte H
NPCs em Cascata
(Cascata em ponte H)
CCC + 5L-ANPC
Transistores Grampeados Fontes CC
TCC (or NPP) desiguais
Outros
Fontes CC
3L-ANPC iguais
5L-ANPC
Foi mostrado em (dos Santos e da Silva, 2014) que possvel gerar as diferentes topologias
de inversores multinveis utilizando diferentes onexes de lulas de dois nveis. Estas lulas
podem ser formadas por diversos tipos de haves, nas quais so lassi adas tomando por
Capa idade de onduo de orrente unidire ional (SCR, BJT, MOSFET, GTO, IGBT,
As lulas indi adas na Fig. 1.27 so: do tipo . . (no- ontrolada, unidire ional em
orrente), formada por dois diodos, Fig. 1.27(a); do tipo . . misto (semi- ontrolada, unidi-
re ional em orrente), formada por um diodo e um interruptor ativo e que podem ser do tipo
. . positivo ou . . negativo, omo ilustram as Figs. 1.27(b) e 1.27( ); do tipo .a. (to-
talmente ontrolada, bidire ional em orrente), formada por dois interruptores ativos, Fig.
1.27(d); e do tipo bidire ional (totalmente ontrolada, bidire ional em orrente e tenso),
tambm formada por dois interruptores ativos, omo ilustra a Fig. 1.27(e).
Figura 1.27: Clulas de dois nveis: (a)
lula
.
.; (b)
lula
.
. positiva; (
)
lula
.
. negativa; (d)
lula
.a.; (e)
lula bidire
ional
As lulas da Fig. 1.27 podem ser one tadas, individualmente, a fontes isoladas, ou,
indiretamente, a um barramento . .. Alm disso, elas podem estar, ou no, one tadas a um
apa itor dito de armazenamento. A asso iao, de diferentes modos, dessas possibilidades
apaz de gerar onversores multinveis om variveis . . ou .a. de sada. Para uma melhor
lulas .a. empilhadas, om o uso da lula da Fig. 1.27(d), mostrado na Fig. 1.28(a),
sua topologia para mais nveis sendo indi ada na Fig. 1.28(b). J na Fig. 1.29 mostrado
A seguir sero mostradas omo essa t ni a pode ser a origem topologias onsideradas
j indi ado na Fig. 1.6. A generalizao deste inversor a partir da Fig. 1.28(b) indi ada
na Fig. 1.30(b). Esta topologia pode ser vista omo o resultado do embri amento de lulas
.a., uma das quais tem um dos terminais de um
apa
itor de armazenamento
one
tado a
um de seus terminais.
Considere-se, agora, que no empilhamento da Fig. 1.28(a), dois apa itores so one -
one tada entre V1 e V3 . Existem duas possibilidades de obteno de uma tenso .a. a
Conexo dos terminais atravs de uma lula .a. - Esta onexo mostrada na Fig.
lula .a. ao empilhamento da Fig. 1.29 resulta no inversor NPC de trs nveis, j
(2) Conexo dos terminais atravs de uma lula .a. om um apa itor de armaze-
namento entre seus terminais - Esta onexo ilustrada na Fig. 1.32 e orresponde
da Fig. 1.11, que, omo men ionado, pode ser lassi ada omo uma topologia h-
brida ANPC/FC; o mesmo prin pio apli ado mesma onexo feita empilhamento da
Fig. 1.29 gera o onversor hbrido NPC/FC de trs nveis, da Fig. 1.10, uja verso
Uma outra forma de se obter uma tenso .a. a partir dos terminais A e B atravs
om transistor BJT. Per ebe-se que atravs do urto- ir uito dos terminais A e B resulta
em uma
have bidire
ional entre os pontos V2 e A. Substituindo a
have bidire
ional, pela
Introduo Geral 28
have bidire ional formada por IGBTS da Fig. 1.27(e), resulta no inversor NPC Tipo II
urto-
ir
uito nos seus terminais pode-se
hegar a topologia da Fig. ??, que
orresponde
verso moderna do inversor de Bhagwat, da Fig. 1.5(a), que pode ser
hamado de Nest.
V1
V2
V3
V1
A C
V2 V4
B D
V3 V5
(a) (b)
Figura 1.28: Empilhamento de
lulas
.a.: (a) empilhamento de duas
lulas; (b)
empilhamento de quatro
lulas para gerao de mais nveis
V1
V2
V3
As pontes hbridas simtri as e assimtri as apresentadas nas Figs. 1.13 a 1.18, podem
ser reproduzidas a partir das Figs 1.35(a) e 1.35(b), obtidas a partir da Fig. 1.28(b), sem e
Introduo Geral 29
V1 A
V2
V3
(a) (b)
Figura 1.30: Topologia FC obtidas pelo empilhamento de
lulas
.a.: (a) brao
FC; (b) generalizao do FC.
Este estudo mostra que topologias sem aparente relao possuem uma origem omum
omo o aso da topologia de Bhagwat, indi ada na Fig. 1.5(a). A Fig. 1.36 mostra uma
lassi ao que permite levar esta nova onstatao em onsiderao. Ela se restringe,
entretanto, aos inversores fonte de tenso e, por isso, no in lui os inversores multinveis
topologias em ponte in luem a verso mais bsi a da ponte, tipo H, simtri a, e a assim-
tri a. A topologia em as ata engloba a estrutura omposta por vrias estruturas meia-ponte
one tadas em srie, seja om ada meia-ponte alimentada for uma fonte isolada ou por um
apa itor de armazenamento havendo um barramento . . (inversor modular bsi o). Em-
bora a ongurao dita em as ata tenha sido originalmente empregada para a onexo
srie de pontes monofsi as tipo H, esse tipo aqui onsiderado omo parte da lasse topo-
logias hbridas, que ontm muitas possibilidades. Uma lista-tentativa dessas possibilidades
dada a seguir:
Introduo Geral 30
V1
V2
V3 R
+
V
-
V4
R
+
V
-
V5
(a) (b)
Figura 1.31: Topologia ANPC obtidas pelo empilhamento de
lulas
.a.: (a) brao
ANPC; (b) generalizao do ANPC.
+
V
-
+
V
-
V1
V2
V3 R
V4
V5
V1
V1
V2
A
V3
R
V2
V4
V3 V5
(a) (b)
Figura 1.34: Topologia Nested: (a) Inversor NPC tipo II; (b) Nested de
in
o nveis.
Introduo Geral 32
V1 V1
A A A
V2 V2
B B B
A
V3 V3
C C B C
V4 V4
D D D
V5 V5
(a) (b)
Topologias
Multinveis
Utilizao de diferentes valores nas fontes de alimentao ou das tenses nos apa itores
de armazenamento;
transformadores;
positivos. Contudo, o uso de uma quantidade maior de interruptores aumenta o usto nal
do inversor. Com isso, uma estrutura mais omplexa de inversor multinvel pode ne essitar
o de sinais imunes a rudos, et .). Por isso, de grande interesse os estudos de topologias
trole. Alm disso, alguns pontos inerentes aos inversores multinveis, tais omo reduo da
tenso de modo- omum, tolern ia faltas e desbalan eamento das tenses dos apa itores,
trs nveis e por outro de dois nveis, omo indi am as topologias das Fig. 1.17 e 1.18. Alm
do uso de braos NPC e ANPC de trs nveis, s h um estudo re ente em que o apa itor
na formao de pontes assimtri as. Entretanto, o estudo em (Suh e Hyun, 1997) assinala
Como se observa das Figs. 1.17 e 1.18, os dispositivos do brao de dois nveis re ebem
toda a tenso do barramento, o que limita a potn ia manuseada pela ponte. Na topologia
apresentada em (Astudillo et al., 2008), Fig. 1.21, os dispositivos do brao de trs nveis
bloqueiam uma tenso mxima que metade da tenso do barramento
.
, enquanto a tenso
bloqueada pelos dispositivos da ponte a tenso do barramento
.
., de modo que este um
problema a resolver. possvel que essa diferena de tenso favorea a es
olha de dispositivos
base de arboneto de sil io ou nitreto de glio para tais lo alizaes enquanto os outros
dispositivos podem ser onven ionais. Isto pode ser interessante para a "esque ida"topologia
de Bhagwat, Fig. 1.5(a), que pode ser hamada de Nested (aninhado, em portugus) devido
ao fato de que seus interruptores internos pare erem estar "aninhados"dentro do brao mais
derivadas duas verses das Figs. 1.5(b) e 1.7, do ANPC, derivada da verso da Fig. 1.8(b),
ANPC/FC, derivada da Fig. 1.11 e FC, derivada da Fig. 1.30(b), mostra que ela possui um
utuantes. Sua desvantagem, portanto, est ligada a distribuio desigual dos esforos de
Ainda, de um modo geral, uma estrutura mais omplexa de inversor multinvel ne essita
de estratgias de ontrole mais sosti adas do que aquelas empregadas em onversores de dois
onduo e bloqueio. Isto torna os l ulos mais omplexos nas t ni as vetoriais apli adas
aos inversores multinveis. Nesse aspe to, a proposio de novas t ni as e/ou simpli ao
importn ia. Por exemplo, na topologia da Fig. 1.21 foi utilizada uma modulao para
na Fig. 1.25(b) pode ser vista resultante da adio de um ter eiro brao topologia da Fig.
1.21, podendo, tambm, ser vista omo um inversor trifsi o omposto de um brao ANPC
de trs nveis e dois braos de dois nveis. Essa topologia, em sua verso trifsi a, pode ser
lassi ada omo perten ente ao grupo de inversores multinveis simtri os hbridos. Ela
forne e um maior nmero de nveis do que um onversor de dois nveis onven ional, usando
quatro haves adi ionais. Utiliza uma modulao de dois e trs nveis simultaneamente,
modulando dois braos em trs nveis e um brao em dois nveis. Entretanto, diferentemente
do inversor proposto por (Astudillo et al., 2008), utiliza um algoritmo bastante omplexo
tes prin pios de operaes, originadas atravs do empilhamento de lula de dois nveis.
Basi amente so inversores que podem ser lassi ados omo topologias empilhadas, Fig.
1.36, onde quatro topologias utilizam lulas NPC e ANPC e uma topologia utiliza o arranjo
Nested.
existentes;
de 2/3 nveis;
Con epo de dois inversores multinveis hbridos de in o nveis baseado nas topologias
tenses dos apa itores, reduzindo a quantidade fontes . . utilizadas pelo mesmo.
inversor monofsi o de quatro nveis em ponte. Este inversor omposto de um brao de dois
nveis e um brao de trs nveis apresentando mesma tenso de bloqueio para todas as haves.
feito um estudo omparativo entre a ongurao proposta e o inversor onven ional NPC
inversor, o ponto entral de ada um dos braos so one tados ao mesmo ponto, om o
brao externo envolvendo o interno. Esta topologia ne essita de haves bidire ionais em
orrente para tornar possvel seu orreto fun ionamento. realizado o estudo omparativo
nveis, elen ando as prin ipais vantagens e desvantagens entre elas. So analisadas ainda as
de modulao simpli ado. Ainda neste aptulo realizado o estudo omparativo entre
a ongurao de 2/3 nveis, a topologia NPC de trs nveis e o inversor de dois nveis
onven ional, onde so analisados os parmetros rela ionados a perdas totais, THD e WTHD;
Captulo 5 - Neste aptulo so propostos dois inversores multinveis baseado nas topo-
forne e um melhor ontrole no balan eamento das tenses dos apa itores, alm de reduzir
sunto tratado ao longo do texto foram publi ados ou a eitos sete artigos de ongressos (dos
Santos et al., 2011), (dos Santos et al., 2012), (da Silva et al., 2013), (Muniz et al., 2013),
(da Silva et al., 2014), (Muniz et al., 2015), (Andrade et al., 2015), e dois artigos em revista
2.1 Introduo
Mais re
entemente, inversores multinveis monofsi
os tm sido explorados em apli
aes de
baixa potn ia, espe ialmente em apli aes fotovoltai as, visto que possvel gerar formas
. . no tem sido um fator restritor e onsiderando por exemplo o aso em que apenas uma
sentam tenses de bloqueio desiguais para ada have de potn ia, sendo algumas delas
submetidas altas tenses (Nami et al., 2011). Neste aptulo proposto um inversor de
O inversor 2L3L pode ser obtido atravs do empilhamento de duas lulas .a. de dois
nveis om uma lula . . sendo one tada aos terminais A e B, formando o brao trs
nveis. O brao de trs nveis one tado a um barramento apa itivo juntamente om
um brao de nveis de forma que este ltimo brao seja submetida metade da tenso do
Este inversor, Fig. 2.2 pode ser onsiderado omo uma ongurao intermediria entre
38
Inversor 2L3L 39
V1
A
V2
B
V3
menor valor de tenso de bloqueio das haves quando omparadas om outras topologias.
+ s1
V1 vc1+
s3 s2 il
vc2+
+
+ a
V2 0 vl
b
+
v s3 s1
c3
V3
+ vc4+ s2
(a)
(b)
Figura 2.3: Congurao
onven
ional e forma de onda da tenso de sada (a)
topologia em ponte H
om quatro
haves de trs nveis (b) topologia
em ponte H
om oito
haves de
in
o nveis
Inversor 2L3L 41
pode ser observado na Fig. 2.2, a arga monofsi a one tada aos pontos a e b, ento
onde
va0 = 2V se s1 = s2 = 1
va0 = 0 se s1 = s2 = 1
va0 = 2V se s1 = s2 = 0
vb0 = V se s3 = 1
vb0 = V se s3 = 0
de sada determinada pela Tabela 2.1. Desta tabela possvel observar que h quatro nveis
neste trabalho, visto que a tenso de bloqueio reversa nas haves, seria bem diferente.
PWM de dois e trs nveis, o qual signi a que, para o brao de dois nveis (2L) ser
empregada apenas uma portadora triangular, enquanto que para o brao de trs nveis sero
Inversor 2L3L 42
Estados {S1 S2 S3 } vl
1 {0 0 0} -V
2 {0 0 1} -3V
3 {0 1 0} V
4 {0 1 1} -V
5 {1 1 0} 3V
6 {1 1 1} V
utilizadas duas portadoras triangulares omo observado na Fig. 2.4. Da eq. 2.1 possvel
va0 = vl /2 (2.2)
vb0 = vl /2 (2.3)
Na Fig. 2.4 ilustrado, de ima para baixo, as tenses de polos de refern ia, estados
de haveamento, tenso de polo e tenso de arga. Nas Figs 2.4(a), 2.4(b) e 2.4( ) so
mostradas essas variveis para vl > 0, vl = 0 e vl < 0, respe tivamente. Desta gura
gia de modulao usada. Este balan eamento natural pode ser expli ado pelas orrentes nos
apa itores, omo observado na Fig.2.5. Nesta gura mostrada o aminho da orrente nos
apa
itores
onsiderando todos os estados de
haveamento. Nas Figs 2.5(a)-2.5(d) so real-
Inversor 2L3L 43
va0
* va0
* va0
*
vl*/2 vt1
vt1 vl*/2 vt1
t t t
vl*/2
vt2 vt2 vt2
vb0
* vb0
* vb0
*
t t t
-vl*/2
-vl*/2 vt3
s1 s1 s1
1 1 1
0 t 0 t 0 t
s2 s2 s2
1 1 1
0 t 0 t 0 t
s3 s3 s3
1 1 1
0 t 0 t 0 t
va0 va0 va0
2V 0 t
0 t
0 t 2V
vb0 vb0 vb0
V V V
0 t 0 t 0 t
V V V
vl vl vl
3V V 0 t
0 t V
V
0 t V 3V
(a) (b) (
)
Figura 2.4: Formas de ondas da modulao seno-tringulo para (a) vl /2 > 0 (b)
vl /2 = 0 (
) vl /2 < 0
Inversor 2L3L 44
adas as orrentes nos apa itores para il > 0, enquanto nas Figs. 2.5(e)-2.5(h) so realadas
as orrentes nos apa itores para il < 0. Pode ser visto, que depois de um perodo senoidal,
a arga e a des arga dos apa itores C2 e C3 so garantidas por il . Como os apa itores
S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on
S1 S1 S1 S1
S3 S2 il S3 S2 il S3 S2 il S3 S2 il
S3 S1 S3 S1 S3 S1 S3 S1
S2 S2 S2 S2
S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on
S1 - on S2 - on S3 - on
S1 S1 S1
S1
S3 S2 il S3 S2 il S3 S2 il
S3 S2 il
S3 S1 S3 S1 S3 S1 S3 S1
S2 S2 S2 S2
Figura 2.5: Caminho da
orrente nos
apa
itores
onsiderando todos os estados de
haveamento: (a)-(d) para il >0 e (e)-(h) para il <0
ongurao de quatro nveis onven ional, Fig.2.6. Quatros aspe tos sero onsiderados
arga, as
orrentes dos
apa
itores do barramento e as perdas nos semi
ondutores.
Inversor 2L3L 45
barramento feita apenas para ser possvel obter tenso zero no brao de trs nveis, o que
signi a que orrentes na ordem de baixas frequn ias no iro uir atravs dos apa itores
( arga no one tada ao barramento). Por outro lado, a onexo ao ponto mdio do bar-
ramento da ongurao onven ional on ebida para garantir a onexo da arga, o que
signi a que orrentes na ordem de baixas frequn ia iro uir atravs dos apa itores C2 e
C3 .
A distoro harmni
a total ponderada WTHD (do ingls Weighted Total Harmoni
Distor-
tion ) foi
al
ulada usando:
v
u p
100 u X ah
W T HD(h) = t ( )2 (2.4)
a1 h=2
h
modulao.
Inversor 2L3L 46
6
Quatro Nveis NPC
2L3L
5
WTHD
3
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
m (ndice de Modulao)
total de res e na medida em que o ndi e de modulao aumenta. Para todos os ndi es de
omparado ao onversor onven ional, o qual pode ser expli ado pela baixa os ilao da
Os valores RMS ( Root Mean Square ) das orrentes dos apa itores das extremidades (C1
e C4 ) so quase os mesmos para inversor 2L3L e a topologia NPC onven ional, enquanto
que as orrentes dos apa itores entrais (C2 e C3 ) apresentaram uma reduo de 36% na
topologia proposta, a qual pode ser expli ada pelo fato de que a arga na topologia NPC
2.5.4 Perdas
A estimao das perdas foi obtido utilizando um modelo de regresso, o qual foi al anado por
testes experimentais omo obtido em (Caval anti, da Silva, Boroyevi h, Dong e Ja obina,
2003). O dispositivo de potn ia usado no teste experimental foi o IGBT dual mdulo
Perdas por
0,4 2,88
haveamento (W)
Perdas
5,8 7,88
totais (W)
Perdas por
0,78 5,85
haveamento (W)
Perdas
5,98 10,85
totais (W)
Nas Tabelas 2.2 e 2.3 so apresentadas as perdas totais para o inversor NPC de quatro
nveis e o inversor 2L3L, respe tivamente. No inversor NPC foi utilizado uma tenso de
barramento de 450V e no inversor 2L3L foi utilizado uma tenso de barramento de 300V de
forma que todas as haves assem submetidas a uma mesma tenso de bloqueio e que se
tivesse a mesma tenso e orrente de arga em ambos os onversores. O estudo foi realizado
Pode-se veri ar que as perdas totais no inversor 2L3L maior que as perdas do inversor
NPC. A perda por onduo do inversor 2L3L ligeiramente inferior, visto que possui dois
NPC, pois apesar das haves estarem submetidas ao mesmo esforo de tenso, o brao de
dois nveis do inversor 2L3L omuta durante todo o perodo do sinal de sada, elevando as
perdas por
omutao nessas
haves, sendo este fato preponderante para as perdas totais do
Inversor 2L3L 48
Chaves Distribuio
Diodos Perdas Distoro Nmero
de potn
ia irregular
extras totais harmni
a de fontes
ontroladas de perdas
2.8. Neste
aso, para garantir uma tenso de sada simtri
a ne
essrio fazer V1 = 2V2 .
Mais uma vez, o balan
eamento das tenses dos
apa
itores obtido naturalmente
om
s1
+
v c1
s3 s2 il
vc2+
+
a
V1 V2 0 vl
b
+
v s3 s1
c3
vc4+ s2
Utilizando a verso om duas fontes, pode obter-se ainda a verso trifsi a do onversor
vantagem de possuir a mesma tenso de bloqueio em todas as haves e omo prin ipal
s1 s1 s1
vc1+ vc5+ vc9+
s3 s2 s3 s2 s3 s2
vc2+ vc6+ vc10+
A B C
V1 V2 0 V3 V4 0 V5 V6 0
o o o
+ +
+
vc3 s3 s1 vc7 s3 s1 vc11 s3 s1
As formas de ondas apresentadas nestas guras so, de ima para baixo: tenso de polo no
brao dois nveis (vb0 ); tenso de polo no brao trs nveis (va0 ); tenso de arga (vl ) e
(vl ), tenses nos
apa
itores do barramento vc2 e vc3 e
orrente de
arga (il ).
Inversor 2L3L 50
100
b0 0
V
100
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
200
a0
0
(V) v
200
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
200
ICarga(A) Carga
0
200
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
V
4
2
0
2
4
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
t (s)
Figura 2.10: Resultados de simulao (de
ima para baixo) tenso de polo no brao
dois nveis, tenso de polo no brao trs nveis, tenso de
arga e
orrente de
arga
(V)
200
Carga
0
200
V
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
ICarga(A) V , V (V)
90
80
c2 c3
70
60
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
4
2
0
2
4
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
t (s)
Figura 2.11: Resultados de simulao (de
ima para baixo) tenso de
arga, tenses
nos
apa
itores vc2 e vc3 e
orrente de
arga
Inversor 2L3L 51
experimental ontrolado pelo pro essador digital de sinais TMS320F28335. O objetivo desses
Figura 2.12: Resultados Experimentais (de
ima para baixo) tenso de polo no
brao dois nveis, tenso de plo no brao trs nveis, tenso de
arga
e
orrente de
arga
Figura 2.13: Resultados Experimentais (de
ima para baixo) tenso de
arga, ten-
ses nos
apa
itores vc2 e vc3 e
orrente de
arga
posta. As formas de ondas apresentadas nestas guras so, de
ima para baixo: tenso de
Inversor 2L3L 52
polo no brao dois nveis (vb0 ); tenso de polo no brao trs nveis (va0 ); tenso de
arga (vl )
e
orrente de
arga (il ).
(vl ), tenses nos apa itores do barramento vc2 e vc3 e orrente de arga (il ). Analisando os
tados. importante men ionar que as tenses dos apa itores C1 e C2 so balan eadas sem
fazer uso de nenhuma t ni a espe a. Como dis utido na anlise teri a, o balan eamento
ptulo, no qual omposto de um brao de dois nveis e um brao de trs nveis NPC. Foi
feito um estudo omparativo entre a ongurao proposta e o inversor onven ional NPC
Com relao ao nmero de omponentes, possui seis IGBTs e dois diodos, enquanto a
topologia NPC faz uso tambm de seis haves, no entanto utiliza quatro diodos. O balan-
eamento das tenses nos apa itores do barramento da topologia proposta obtido natu-
ralmente, omo foi visto e isso o orre porque as orrentes nos apa itores entrais se anulam
o aumento da orrente de arga, observa-se um pequeno aumento nas os ilaes das tenses
da resposta do onversor.
inversor NPC, visto que a os ilao de tenso nos apa itores inferior na nova topologia.
As perdas totais no inversor 2L3L maior que as perdas do inversor NPC. A perda
por onduo do inversor 2L3L menor, visto que possui dois diodos de grampeamento a
menos. No entanto, a perda por omutao menor no inversor NPC, pois apesar das haves
estarem submetidas ao mesmo esforo de tenso, o brao de dois nveis do inversor 2L3L
omuta durante todo o perodo do sinal de sada, elevando as perdas por
omutao nessas
Inversor 2L3L 53
haves.
Foi veri ado ainda que o inversor 2L3L pode operar utilizando duas fontes de tenso,
sem omprometer o ontrole das tenses. Usando a verso om duas fontes obteve-se a
verso trifsi a, na qual ne essita de doze apa itores e seis fontes independentes para sua
onstruo.
O inversor 2L3L um onversor simpli ado que se mostrou bastante atrativo frente
ao inversor NPC de quatro nveis para apli aes monofsi as. A grande vantagem deste
onversor reside no fato de que suas haves so sempre submetidas ao mesmo valor de tenso
3.1 Introduo
Neste
aptulo, so investigadas as topologias de inversores baseadas no
on
eito de arranjo
Nested (do ingls, aninhado.) Tais topologias, so assim denominadas uma vez que o ponto
entral de ada um dos braos so one tados ao mesmo ponto, om o brao externo envol-
vendo o interno.
e uma lula om transistor BJT, Fig. 3.1(a). Per ebe-se que atravs do urto- ir uito dos
terminais A e B resulta em uma have bidire ional one tada ao ponto V2 , Fig. 3.1(b). Subs-
tituindo a have bidire ional, pela have bidire ional formada por IGBTS da Fig. 1.27(e),
resulta no Nested de trs nveis ou inversor NPC Tipo II, Fig. 3.1( ). Atravs do empi-
lhamento de um nmero maior de lulas, realizando um urto- ir uito nos seus terminais
pode-se hegar a topologia da Fig. 3.2(b). Eliminando a have bidire ional que liga o brao
formado por IGBTs ao ponto entral, hega-se ao Nested om nmeros pares de nveis.
2001; Dijkhuizen e Duarte, 2004), onde um polo ressonante auxiliar foi apli ado em uma
lula Nested de trs nveis, no entanto, trata-se de estruturas diferentes das apresentadas
54
Conguraes Multinveis Nested 55
V1
V1 V1
V2
V2 V2
V3 V3 V3
(a) (b) ( )
a mais que o onversor da Fig. 3.2(b) foi apresentado por (Bhagwat e Stefanovi , 1983).
Por sua vez, o onversor da Fig. 3.2(b) usando MOSFET foi patenteado tempos mais tarde
por (Mizukoshi, 1999). A prin ipal ontribuio deste trabalho forne er uma apresentao
formal das onguraes multinveis Nested de quatro a n nveis, apli ando uma estratgia
teri as.
A operao do Nested de quatro nveis para um i lo ompleto, pode ser dividido em trs
intervalo, Sx2 e Sx3 passam a
omutar de forma
omplementar, enquanto as demais
haves do
brao
am em bloqueio. E por m, agora Sx3 e Sx4 so
omutados
omplementarmente e as
Conguraes Multinveis Nested 56
A B C A B C
(a) (b)
A B C
(
)
Figura 3.2: Conguraes Multinveis Nested: (a) Quatro nveis (b) Cin
o nveis e
(
) Seis nveis
Conguraes Multinveis Nested 57
outras permane em em bloqueio. Para garantir uma tenso de sada simtri a, ne essrio
fazer Vcc1 = Vcc2 = Vcc3 = Vcc , o que signi
a que VC1 = VC4 = Vcc e VC2 = VC3 = Vcc /2.
Como a
arga trifsi
a
one
tada aos pontos
entrais de
ada brao, ento as tenses de
tando o estado de onduo das haves, onde sxj = 1 para have ligada e sxj = 0 para have
desligada.
de sada expli itada na Tabela 3.1. Desta tabela possvel observar que h quatro nveis
Nas Figs. 3.3 e 3.4 mostrado o per urso da orrente no brao da topologia Nested e
NPC de quatro nveis, respe tivamente. Nota-se que na gerao do nvel mais alto de tenso,
Fig. 3.4(a), a orrente positiva (ix ) ui atravs de trs haves, i.e., Sx1 , Sx2 e Sx3 , enquanto
a orrente negativa ui atravs de trs diodos. Na Fig. 3.3 a orrente fui no mximo por
Vcc3 Vcc3
(a) (b)
Vcc1 Vcc1
Vcc2 Vcc2
2 2
0 X 0 X
Vcc2 Vcc2
2 Sx3 2
Vcc3 Vcc3
Sx4
(c) (d)
Figura 3.3: Fluxo de orrente atravs das haves no brao da topologia Nested.
hbrida des rita nesta seo. A estratgia PWM baseada nos prin pios da CB-PWM om
tenso do barramento . . so utilizados para l ulo dos tempos de onduo das haves
do inversor.
mente denidas e pre isam ser modi adas para garantir as mesmas vantagens da modulao
d1
x
x d2
(a) (b)
d3 x
x
d4
( ) (d)
Figura 3.4: Fluxo de
orrente atravs das
haves no brao da topologia NPC de
quatro nveis.
va , vb e vc omo segue:
va = va + v (3.1)
vb = vb + v (3.2)
vc = vc + v (3.3)
Observa-se que as eq. (3.1) - (3.3) no podem ser resolvidas se v no for onhe ido. A
tenso v pode ser
al
ulada levando em
onta o fator de distribuio de roda livre () de
Conguraes Multinveis Nested 60
modo que:
E
v = Pmin (1 )( Pmax ) (3.4)
N 1
onde Pmax = maxP , Pmin = minP , P = {Pa , Pb , Pc }, N (neste
aso N = 4) o nmero de
* * *
3V/2 k =1
Pa
k =2
V/2
Pc
V/2
k =3
Pb k =4
3V/2
inversor representado por uma linha horizontal que limita as senoides de refern
ia va , vb
e vc . Os valores desses nveis so dados por
1 k1
Eixo(k) = ( )E (3.5)
2 N 1
om k = 1, ..., 4 o qual podem ser vistos na Fig. 3.5.
om k = 1, 2, 3, 4 e x = a, b, c.
seguintes equaes:
Px
Tj = E
Ts (3.7)
3
Tx = Ts Tj (3.8)
om j = 1, 2, 3 e x = a, b, c.
implementao experimental foi utilizado um pro essador digital de sinais para obter os
usando uma implementao analgi a omo ilustrado em Fig. 3.7. Neste aso, as portadoras
so defasadas em amplitude. A lgi a empregada na Fig. 3.7 permite a gerao dos sinais
Determinao de
Pmin e Pmax
va*
vm* vb* Clculo dos
..
Escolha de m Eq. (4) S vc*
pulsos de
Chaveamento
.
Escolha de N
vx*
Sa1 Sa1
driver
vt1
*
Sa2 Sa2
driver vo
Sa3
vt2
* driver
Sa3
Sa4
driver Sa4
vt3
*
Para utilizao da modulao vetorial, realiza-se a transformao de trs fases para duas, e
pode ser mostrado que as tenses em quadratura vd e vq na refern ia esta ionria pode ser
expressa, em funo das tenses de arga desejadas van , vbn e vcn omo segue:
r 1 1 van
vsd 2 1 2 2
=
3
3
vbn (3.9)
vsq 3 0 2 2 vcn
onde
om
V1 = Vcc1 + Vcc2/2, V2 = Vcc2 /2, V3 = Vcc2 /2, V4 = Vcc3 Vcc2 /2; Sxj so os estados
sor de quatro nveis, o qual origina quatro vetores nulos e sessenta vetores espa
ialmente
Conguraes Multinveis Nested 63
deslo ados omo ilustrado na Fig. 3.8. Nota-se nesta gura que h trinta e seis vetores
no-redundantes.
Visto que a modulao vetorial envolve equaes vetoriais volt-segundo entre o vetor de
referen ia desejado e os vetores de sada, dois vetores adja entes podem ser es olhidos para
sintetizar a tenso desejada omo des rito em (Dordevi , Jones e Levi, 2013).
90
120 60
150 30
180 0
210 330
240 300
270
A distoro harmni
a total ponderada WTHD (do ingls Weighted Total Harmoni
Distortion ) foi
al
ulada usando:
v
u p
100 u X ah
W T HD(h) = t ( )2 (3.16)
a1 h=2
h
pPp 2
h=2 ah
T HD = (3.17)
a1
Conguraes Multinveis Nested 64
WTHD = 0.5, devido simetria dos pulsos gerados. Por outro lado, a es
olha de =0
ou = 1 garante uma melhor e
in
ia para o
onversor. As Figs. 3.10(a), 3.10(b) e
sequn ia zero adequado s tenses de refern ia, alm de estender a regio de linearidade
1999).
0.18
Nested 4N
Nested 5N
Nested 6N
0.16
0.14
WTHD
0.12
0.1
0.08
0.06
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
vh
6
Sem v
Com v
5
THD
3
0
0 0.2 0.4 0.6 0.8 1
m (ndice de modulao)
(a)
6
Sem v
Com v
5
4
THD
0
0 0.2 0.4 0.6 0.8 1
m (ndice de Modulao)
(b)
4.5
Sem v
4 Com v
3.5
3
THD
2.5
1.5
0.5
0 0.2 0.4 0.6 0.8 1
m (ndice de Modulao)
( )
Tabela 3.2: Tenso de bloqueio e
orrente nas
haves da topologia Nested de quatro
nveis.
Nas Tabelas 3.2 e 3.3 so mostradas a tenso de bloqueio e orrente das haves emprega-
das nas topologias Nested om quatro e in o nveis, respe tivamente. A tenso e a orrente
de 1pu.
om a topologia NPC onven ional, estes apresentam a tenso de bloqueio irregular entre
resultados da Tab. 3.2. Por outro lado, a Fig. 3.12 mostra que as orrentes so as mesmas
para todas as haves. Observe que a tenso de bloqueio dos interruptores Sa1 e Sa4 so mais
elevadas do que a tenso de bloqueio dos interruptores Sa2 e Sa3 , o que ara teriza uma
esse problema utilizar os interruptores Sa1 e Sa4 om alta tenso de ruptura (por exemplo,
SiC e GaN), enquanto que para os interruptores Sa2 e Sa3 pode-se empregar dispositivos
No que diz respeito a onexo dos dispositivos em relao refern ia, os dispositivos
utilizados nos
onversores podem ter um a
ionamento do tipo low-side ou do tipo high-side.
A abertura dos dispositivos a
ionados no modo high-side so mais dif
eis de realizar, pois
Conguraes Multinveis Nested 67
(V)
0
a1
v
1
0.5 0.505 0.51 0.515
t (s)
(a)
1
(V)
0
a2
v
1
0.5 0.505 0.51 0.515
t (s)
(b)
1
(V)
0
a3
v
1
0.5 0.505 0.51 0.515
t (s)
(
)
1
(V)
0
a4
v
1
0.5 0.505 0.51 0.515
t (s)
(d)
(A)
0
a1
i
1
0.5 0.505 0.51 0.515
t (s)
(a)
1
(A)
0
a2
i
1
0.5 0.505 0.51 0.515
t (s)
(b)
1
(A)
0
a3
i
1
0.5 0.505 0.51 0.515
t (s)
(
)
1
(A)
0
a4
i
1
0.5 0.505 0.51 0.515
t (s)
(d)
no modo high-side Sx1 , Sx2 e Sa3 por brao para a topologia Nested, ao passo que a topologia
NPC requer
in
o.
Conguraes Multinveis Nested 69
High-side
driver Buffer Sx1
Convert.
SKHI10
High-side
driver
Buffer
Convert. Sx2
SKHI10
DSP
Buffer
Convert.
Sx3
SKHI10
High-side
driver
Buffer
Convert.
Low-side SKHI10
Sx4
driver
Figura 3.13: Cir
uito de a
ionamento de um brao do Nested
om trs drivers high-
side e um low-side.
de quatro nveis onven ional. A omparao, foi feita tomando vrias ondies de argas,
A estimao das perdas foi obtido utilizando um modelo de regresso, o qual foi al anado
por testes experimentais omo obtido em (Caval anti, da Silva, Boroyevi h, Dong e Ja obina,
2003). O dispositivo de potn ia usado no teste experimental foi o IGBT dual mdulo
Este modelo foi utilizado para todas as haves dos onversores investigados.
As Tabelas 3.4 e 3.5 apresentam as perdas por onduo, haveamento e perdas totais
para trs diferentes asos espe i ados logo seguir e onsiderando duas frequn ias de
Caso 1 2 3 1 2 3
Perdas por
5,38 5,15 5,37 5,34 5,12 5,34
onduo (W)
Perdas por
0,26 0,5 1,02 1,87 3,7 7,52
haveamento (W)
Perdas
5,64 5,65 6,39 7,21 8,82 12,86
totais (W)
Caso 1 2 3 1 2 3
Perdas por
2,58 2,41 2,5 2,6 2,43 2,51
onduo (W)
Perdas por
0,26 0,5 1,07 1,87 3,69 7,5
haveamento (W)
Perdas
2,84 2,91 3,57 4,47 6,12 10,91
totais (W)
Nas Tabelas 3.6 e 3.7 so apresentadas as perdas totais da topologia NPC de quatro
V / 50 A). Per ebe-se que em todos os asos, a ongurao Nested apresentou vantagens,
As perdas por haveamento so prati amente iguais nos dois inversores. Deve-se veri ar
que os esforos de tenso nas haves do Nested maior que o esforo de tenso experimentado
pelas haves do inversor NPC sob as mesmas ondies de tenses, gerando nesse aso maiores
perdas nos IGBTs do Nested, no entanto, o NPC de quatro nveis, possui doze diodos (de
grampeamento) a mais que o Nested, ontribuindo de forma signi ativa para o aumento da
Tabela 3.6: Perdas do inversor NPC de quatro nveis operando sob
ondio nomi-
nal 1200V/50A.
fs = 720Hz fs = 5kHz
Perdas por
270,54 270,51
onduo (W)
Perdas por
27,64 197,82
haveamento (W)
Perdas
298,18 468,33
toatis (W)
Tabela 3.7: Perdas do inversor Nested de quatro nveis operando sob
ondio no-
minal 1200V/50A.
fs = 720Hz fs = 5kHz
Perdas por
136,76 136,75
onduo (W)
Perdas por
27,65 197,73
haveamento (W)
Perdas
164,41 334,48
toatis (W)
Conguraes Multinveis Nested 72
Com relao as perdas por onduo do Nested serem menores que as perdas do NPC,
isso pode ser expli ado devido ao nmero de haves em onduo simultnea do Nested ser
mesmo prin pio omo apresentado na Fig. 3.2, isto , o brao externo envolvendo o interno.
A Fig. 3.14 retrata a generalizao das onguraes Nested, onde na Fig. 3.14 (a)
mostrando a generalizao para um nmero par de nveis e na Fig. 3.14 (b) mostrado a
(a) (b)
Chaves Distribuio
Diodos Capa
itor Complexidade
de potn
ia irregular
extras utuante de
ontrole
ontroladas de perdas
PWM.
quatro nveis. As formas de ondas apresentadas nessas guras so: (a) Tenso de polo; (b) De
Conguraes Multinveis Nested 74
ima para baixo: tenso de linha, tenso de polo e orrente de fase; e ( ) De ima para baixo:
nas Figs. 3.17 e 3.18 para in o e seis nveis, respe tivamente. O omportamento do Nested
3.19, tendo sido utilizados argas om fatores de potn ia igual a: 0,6, 0,8, e 1,0.
sor om IGBTs, modelo SKM 50GB 123D e haves bidire ionais, modelo SK80GM063, todos
da SEMIKRON. O ontrole das haves foi implementado utilizando um pro essador digital
Nas Figs. 3.20 e 3.21, so ilustrados os resultados experimentais para o inversor Nested
ada um dos braos so one tados ao mesmo ponto, om o brao externo envolvendo o
interno. Ne
essita na sua estrutura, de
haves bidire
ionais nos braos mais internos, para
Conguraes Multinveis Nested 75
100
va0 (V)
0
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vc0 (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(a)
100
vac (V)
0
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
1
ib (A)
0
1
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(b)
100
vac (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
1
ia,ib,ic (A)
1
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(
)
100
va0 (V)
0
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vc0 (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(a)
100
vac (V)
0
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
1
ib (A)
0
1
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(b)
100
vac (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
1
ia,ib,ic (A)
1
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(
)
100
va0 (V)
0
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vc0 (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(a)
100
vac (V)
0
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
1
ib (A)
0
1
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(b)
100
vac (V)
100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
1
ia,ib,ic (A)
1
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(
)
Figura 3.18: Resultados de simulao do Nested de seis nveis. (a) Tenso de polo;
(b) De
ima para baixo: tenso de linha, tenso de polo e
orrente de
fase; e (
) De
ima para baixo: Tenso de linha e
orrentes trifsi
as
na
arga.
Conguraes Multinveis Nested 78
100
(V)
0
a0
v
100
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
i (A)
0
a
1
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
t(s)
(a)
100
(V)
0
a0
v
100
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
1
i (A)
0
a
1
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
t(s)
(b)
100
(V)
0
a0
v
100
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
1
i (A)
0
a
1
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
t(s)
(
)
Para o ontrole das haves, foi utilizado uma estratgia de modulao PWM hbrida
baseada nos prin pios da CB-PWM om as portadoras dispostas em nveis. No entanto, esta
estratgia faz uso de apenas uma portadora, onde os sinais de refern ias so modi ados de
modo a produzir os mesmos efeitos da CB-PWM. adi ionado ainda s tenses de refern ia,
vetorial.
Na anlise da THD do Nested de quatro, in o e seis nveis, foi visto que a adio
(a)
(b)
( )
previsto. Em relao a WTHD, a melhor soluo usando = 0.5, devido simetria dos
pulsos gerados.
uma reduo de doze, dezoito e vinte e quatro diodos, respe tivamente, e onomizando-se
ainda mais a medida que se eleva o nmero de nveis. Em ontra partida, uma importante
desvantagem do Nested que este apresenta tenso de bloqueio irregular entre as haves,
onde as haves situadas nas extremidades (brao externo) am submetidas a tenso total
do barramento, limitando uso da topologia em asos que ne essita-se tenses mais elevadas.
A menos que se utilize dispositivos om alta tenso de ruptura (por exemplo, SiC e GaN)
Com relao s perdas do NPC e Nested, foi visto que as perdas por haveamento so
prati amente as mesmas. Mesmo sendo, os esforos de tenso nas haves do Nested maiores
que os esforos de tenso nas haves do inversor NPC, o NPC de quatro nveis, possui doze
diodos (de grampeamento) a mais que o Nested, ontribuindo de forma signi ativa para o
aumento da perda total do NPC. J as perdas por onduo do Nested so menores que as
perdas do NPC, isso pode ser expli ado devido ao nmero de haves em onduo simultnea
As topologias Nested podem ser generalizadas para maiores nmeros de nveis, adi ionando-
visto que para apli ao em onversores om mais nveis, basta apenas alterar o valor da
varivel N.
O inversor Nested mostra-se vivel uma vez que no possui muitas haves na sua om-
4.1 Introduo
Ao longo dos estudos que abordam inversores multinveis, vrias
ara
tersti
as no desejadas
tes e estratgias de ontrole omplexas. Diante disto, vrios estudos foram realizados no
sentido de reduzir esses problemas. Uma soluo alternativa que ombina ara tersti as de
O inversor 2/3 nveis pode ser obtido atravs do empilhamento de duas lulas .a. de
dois nveis om trs lulas .a. sendo one tada em paralelo aos terminais A e B, formando
um brao ANPC de trs nveis e dois braos de dois nveis. O brao ANPC one tado ao
Neste
aptulo feito um estudo do inversor 2/3 nveis onde proposta uma modi
ao
na topologia (reduo do nmero de
omponentes) enquanto as
ara
tersti
as prvias so
estudo omparativo de THD, WTHD e perdas entre as topologias de dois nveis, trs nveis
82
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 83
e 2/3 nveis, visto que esta ltima possui ara tersti as inerentes as outras duas topologias.
vantagens.
onstitudo por um brao ANPC de trs nveis
omposto pelas
haves S1 , S2 , S3 , S4 , Sa1
e Sa2 e dois braos de dois nveis Sx1 e Sx2 (x = b, c). Estas quatro
haves, juntas
om Sa1 e
Sa2 , formam um inversor trifsi o de dois nveis que alimenta uma arga trifsi a. O brao
de trs nveis one ta o inversor trifsi o aos polos: positivo, negativo e ao ponto neutro do
barramento.
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
omo trs nveis e em outro omo dois nveis. De modo que, quando em uma das fases o
haveamento realizado sob o modo trs nveis, ser apli ada esta fase uma tenso entre
Vcc /2 e 0 ou uma tenso entre 0 e Vcc /2, sendo apli ada apenas a metade da tenso do
barramento nesses instantes. J quando em uma das fases apli ado o haveamento no
modo dois nveis, apli ada esta fase uma tenso entre Vcc /2 e Vcc /2, sendo apli ada
Quando em uma das fases A, B ou C so apli adas as tenses Vcc /2, 0 ou Vcc /2 (mo-
dulao em trs nveis), a have do brao orrespondente da ponte trifsi a onde est sendo
apli ada a tenso, permane e fe hada, enquanto que as haves do brao auxiliar omutam
apli ando as tenses do barramento. Para o emprego da modulao em dois nveis em uma
das fases A, B ou C, so apli adas as tenses Vcc /2 e Vcc /2, para isso as haves do brao
orrespondente da ponte trifsi a onde est sendo apli ada a tenso, omutam de modo
Para uma melhor ompreenso, a seguir apli ada uma sequn ia de estados onde as
fases A, B e C so submetidas s modulaes: trs nveis, dois nveis e trs nveis, respe ti-
vamente.
Ini ialmente na fase A apli ada a tenso 0, enquanto nas fases B e C so apli adas a
tenso Vcc /2, Fig.4.3. Per ebe-se neste momento que, estando a fase B sob modulao dois
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
Como agora a
have S1 est
onduzindo, pode-se a
ionar a
have Sb1 , apli
ando Vcc /2
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 85
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
A fase C, que estava sendo apli ada a tenso Vcc /2 at o momento, pode agora apli ar
a tenso 0 a
ionado a
have S3 , uma vez que, na fase B est sendo imposta a tenso Vcc /2.
Como pode ser observado na Fig. 4.6.
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
Pela des
rio feita anteriormente possvel per
eber que o brao ANPC tem o seu uso
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 86
ompartilhado pelos trs braos da ponte trifsi a. Com isso, no se pode havear os trs
res em fase para modulao em trs nveis e uma portadora para a modulao de dois nveis
onven ional omo pode ser observado na Fig. 4.7. Estas portadoras so omparadas a trs
tenses de refern ia senoidais (va , vb e vc ) para determinar os estados das haves do onver-
sor. A ideia , quando possvel, havear a tenso mxima vmax entre Vcc /2 e 0 e havear a
tenso mnima vmin entre 0 e Vcc /2 (referida
omo modulao em trs nveis - 3N) enquanto
que a tenso mdia vmed
haveada entre Vcc /2 e Vcc /2 (referida
omo modulao em dois
Amplitude
1 va vb vc
Vt1
0.5
0 Vt2
-0.5 Vt3
-1
I II III IV V VI Setor
Ini ialmente, a estratgia de modulao divide as tenses de refern ias em seis setores
de 60 , onde em ada setor possvel denir vmax , vmed e vmin , Fig. 4.7.
anlise do setor I, onde (va > vb > vc ). Visto que o mesmo ra io nio pode ser estendido aos
demais setores.
so maiores que os pulsos gerados por vb e vc , omo pode ser visto na Fig. 4.8. Ento,
possvel usar a modulao em trs nveis para va e a modulao em dois nveis para as
tenses de refern ias vb e vc . Esta operao possvel enquanto o pulso para S1 (fase A
sob modulao 3N om Sa1 mantida a ionada) for maior que o pulso para Sb1 (fase B sob
modulao 2N).
1 va
Vt1
Vt2
0
vb
vc
-1
Vcc 2
0 Fase A
Vcc 2
0 Fase B
Vcc 2
Vcc 2
0 Fase C
Vcc 2
y
z x
0,-1,-1 1,-1,-1 1,1,1 1,-1,-1 0,-1,-1
1,1,-1 1,1,-1
Figura 4.8: Pulsos da modulao proposta por (Mihala
he, 2006) no intervalo 1 do
setor 1
A equao que representa a ondio des rita, pode ser obtida por meio da Fig. 4.8
utilizando semelhana de tringulo. Analisando a Fig. 4.8, per
ebe-se que as portadoras Vt1
e Vt2 formam tringulos
om as tenses de refern
ias
omparadas, Fig. 4.9.
1 Vt2
1-va 0
Vt1 -vb
va
-1
0 y z
x x
(a) (b)
1 va 1
= y = x(1 va ) (4.1)
y x
1 vb 2 x
= z = (1 vb ) (4.2)
z x 2
Conforme des
rito anteriormente, essa operao s possvel enquanto o pulso para S1
for maior que o pulso para Sb1 , ou seja, enquanto y < z, logo:
x
x(1 va ) < (1 vb )
2
1 vb
va > + (4.3)
2 2
torna grande o bastante para empregar a modulao 3N na fase C, permane endo a fase b
om modulao 2N. Em outras palavras, os pulsos gerados por vb se tornam maiores que
os pulsos gerados por vc , omo pode ser observado na Fig. 4.10. Esta ondio satisfeita
enquanto o pulso da have Sb1 (fase B sob modulao 2N) for maior que o pulso da have
1 va
Vt1
Vt2
0
vb
Vt3 vc
-1
Vcc 2
0 Fase A
Vcc 2
0 Fase B
Vcc 2
0 Fase C
Vcc 2
y
z
x
0,-1,-1 1,-1,-1 1,1,-1 1,1,1 1,1,-1 1,-1,-1 0,-1,-1
Figura 4.10: Pulsos da modulao proposta por (Mihala
he, 2006) no intervalo 2
do setor 1
Da Fig. 4.10, veri
a-se a formao dos tringulos retngulos da Fig. 4.11.
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 89
Vt2 0
0
-vb -vc Vt3
-1 -1
y z x
x
(a) (b)
1 vb 2 x
= y = (1 vb ) (4.4)
y x 2
vc 1
= z = xvc (4.5)
z x
Sb1 for maior que o pulso da have S3 , ou seja, enquanto y < z, portanto:
x
(1 vb ) < xvc
2
1 1
vb > + vc (4.6)
2 2
passa a no mais ser satisfeita, uma vez que, ao longo do setor, va de
res
e enquanto vb e vc
res
em e
om isso a diferena entre os pulsos das fases A e B se torna muito pequena, Fig.
4.12. A ondio para este aso, pode ser expressa pela seguinte equao:
1 vb
va < + (4.7)
2 2
diferentes, Fig. 4.13. No primeiro intervalo, apenas a equao (4.3) satisfeita. No segundo
intervalo, as equaes (4.3) e (4.6) so satisfeitas e no ter eiro intervalo a equao (4.3) no
mais satisfeita.
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 90
1 va
Vt2
vb
0
Vt3
vc
vc
-1
Vcc 2
0 Fase A
Vcc 2
Vcc 2
0 Fase B
Vcc 2
0 Fase C
Vcc 2
Figura 4.12: Pulsos da modulao proposta por (Mihala
he, 2006) no intervalo 3
do setor 1
vmax e vmin esto sob modulao 3N. As equaes que representam estes intervalos so dadas
por:
1 1 1 1
va > + vb e vb < + vc , (4.8)
2 2 2 2
1 1 1 1
va > + vb e vb > + vc (4.9)
2 2 2 2
1 1 1 1
va < + vb e vb > + vc (4.10)
2 2 2 2
menor valor entre as trs quando
omparadas entre si e
omo vmax = max(va , vb , vc ),
vmin = min(va , vb , vc ) e vmed = med(va , vb , vc ). As eqs.(4.8) - (4.10) podem ser generali-
Amplitude
Int. 2
1
va vb vc
0.5
-0.5
-1
I II III IV V VI setor
Int. 1 Int. 3
1 1 1 1
vmax > + vmed e vmid < + vmin (4.11)
2 2 2 2
1 1 1 1
vmax > + vmed e vmid > + vmin (4.12)
2 2 2 2
1 1 1 1
vmax < + vmed e vmid > + vmin (4.13)
2 2 2 2
tabele er que tipo de modulao 2N ou 3N ne essrio para ada fase. Em vez disso, o
nessas de
ises, apli
ar a modulao 2N ou 3N para uma das fases identi
adas
omo vmax ,
vmed e vmin em
ada setor de 60 ,
omo pode ser observado nos uxogramas das Figs. 4.14(a)
e 4.14(b).
Observa-se nos uxogramas que quando as eqs. (4.11) - (4.13) no so satisfeitas, todas
as fases so moduladas em 2N. Isso o orre quando utiliza-se um ndi e de modulao abaixo
de 0, 5. Neste aso, os pulsos gerados por vmax no so maiores o su iente do que os pulsos
gerados por vmed , que por sua vez no so maiores su ientes que vmin para poder modular
Portanto, o pro edimento para apli ao da estratgia de modulao proposta por (Miha-
Setores 1, 3 e 5
Sim No
vmax > 0,5 + 0,5 * vmed
Sim No Sim No
0,5 *vmed > 0,5+ vmin 0,5 *vmed > 0,5+ vmin
Setores 2, 4 e 6
Sim No
0,5 * vmed > 0,5+ vmin
Sim No Sim No
vmax > 0,5 + 0,5 * vmed vmax > 0,5 + 0,5 * vmed
(b)
Figura 4.14: Fluxograma da modulao proposta por (Mihala
he, 2006): (a) para
os setores 1, 3 e 5; (b) para os setores 2, 4 e 6.
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 93
identi ar seis setores, onde ada setor dividido em trs intervalos, resultando no total de
dezoito intervalos, omo pode ser visto na Fig. 4.15, na qual as ondies de (4.11) a (4.13)
so representadas. Alm disso, para ada intervalo determinado qual tipo de modulao
ser apli ado para ada fase, dois ou trs nveis. Isto resulta no total de 54 operaes, o
que leva a um erto esforo omputa ional, alm de demandar muito trabalho por parte do
1 1 1 1
va > + vb e + vb < vc (4.14)
2 2 2 2
1 1 1 1
va > + vb e + vb > vc (4.15)
2 2 2 2
1 1 1 1
va < + vb e + vb > vc (4.16)
2 2 2 2
modulao 3N. Diante desta observao, as ondies impostas pelas equaes (4.14) - (4.16)
1 1 1 1
Se, vref > + vmed ou vref < + vmed , modula se em 3 niveis (4.17)
2 2 2 2
1 1 1 1
Se, + vmed < vref < + vmed , modula se em 2 niveis (4.18)
2 2 2 2
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 94
Em suma, a satisfao das ondies (4.17) e (4.18) pelas refern ias va , vb ou vc , lara-
Como ilustrado na Fig. 4.16, a diviso por setores no mais ne essrio. A simpli a-
o al anada om este mtodo pode ser medida em termos do esforo omputa ional. A
omparao das tenses de refern ias om as expresses em funo de vmed para determinar
que tipo de modulao ser apli ado em ada fase, dois ou trs nveis, feito om um total
de nove operaes. Por sua vez, a modulao onven ional ne essita de inquenta e quatro
operaes.
seguintes etapas:
Determinar vmed ;
0,5vmed
0,5+vmin
1 2 31 2 31 2 31 2 31 2 31 2 3
}
Intervalo
Figura 4.15: Mtodo introduzido por Mihala
he, mostrando os seis setores e os
dezoitos intervalos a serem determinados
senoidal, no entanto, pode se adi ionar s tenses de refern ias, a tenso de sequn ia zero ou
tenso homopolar para obteno das mesmas vantagens do PWM vetorial. Para modulao
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 95
va vb vc
0,5+0,5vmed
-0,5+0,5vmed
Sim No
vref > 0.5 + 0.5 vmed
Modulao
3N
Sim No
vref > -0.5 + 0.5 vmed
Modulao Modulao
2N 3N
em trs ou mais nveis, a obteno da tenso homopolar mais omplexa que para modulao
determinadas pelas refern ias de maior e menor valor, respe tivamente. Observando as Figs
4.8 - 4.12 pode ser visto que na modulao do inversor 2/3N, a primeira e a ltima transio
em ada perodo de haveamento determinada pela tenses de refern ias mxima e mnima
(Mihala he, 2006). Ento neste aso, a tenso homopolar ne essria para estender a regio
vmax + vmin
vh = (4.19)
2
Adi ionado o termo vh , as equaes (4.17) e (4.18) podem ser rees ritas tornando:
1 1 1 1
Se, vref > + vmed ou vref < + vmed , modula se em 3 niveis (4.20)
2 4 2 4
1 1 1 1
Se, + vmed < vref < + vmed , modula se em 2 niveis (4.21)
2 4 2 4
Nas Figs. 4.18, 4.19 e 4.20 so mostrados os disgramas vetoriais dos inversores de 2
nveis, 2/3 nveis e 3 nveis, respe tivamente. Per ebe-se que o onversor 2/3 nveis no
b q
V3 V2
1,1,-1
-1,1,-1
V V0 1,1,1 V
4 1
-1,1,1 -1,-1,-1 1,-1,-1 a
d
V5
V6
-1,-1,1
1,-1,1
c
b q
V11 V9
1,1,-1
-1,1,-1
V V 2
3
-1,0,-1 0,0,-1
0,1,0 1,0,0
V V4 V V 1 V
13 0 7
-1,1,1 -1,0,0 0,0,0 0,-1,-1 1,-1,-1
0,1,1 -1,-1,-1 1,0,0 a
1,1,1 d
V5
V6
-1,-1,0 0,-1,0
0,0,1 1,0,1
V15 V
17
-1,-1,1
1,-1,1
c
b V q
10
V11 0,1,-1 V9
1,1,-1
-1,1,-1
V V V 2 V8
12 3
-1,1,0 -1,0,-1 0,0,-1 1,0,-1
0,1,0 1,0,0
V V4 V V 1 V
13 0 7
-1,1,1 -1,0,0 0,0,0 0,-1,-1 1,-1,-1
0,1,1 -1,-1,-1 1,0,0 a
1,1,1 d
V 14 V5 V
V6 18
-1,0,1 -1,-1,0 0,-1,0 1,-1,0
0,0,1 1,0,1
V15 V
17
-1,-1,1
V16 1,-1,1
c 0,-1,1
V7 , V9 , V11 , V13 , V15 eV17 ) so riados por apenas uma ombinao dos interruptores. Estes
vetores no afetam o equilbrio das tenses nos
apa
itores
.
., uma vez que as
ombinaes
dos interruptores que os originam no possibilitam nem a
arga nem a des
arga das tenses
uma das duas ombinaes dos interruptores possibilita arregar um apa itor e des arregar
J para o grupo dos vetores mdios (M = Middle Ve
tors, V8 , V10 , V12 , V14 , V16 e V18 ),
os seus vetores tambm afetam o equilbrio da tenso no ponto
entral do barramento
.
.,
porm, no se pode utilizar a mesma estratgia denida para o grupo S, uma vez que
ada
vetor do grupo M tambm determinado por apenas uma ombinao dos interruptores.
lativamente f il, bastando apenas utilizar dois estados redundantes em dois perodos de
orrente nas haves S2 e S3 para uma erta ondio de arga apli ada. Isto signi a que a
lula ANPC pode ser substituda por uma lula NPC, para efeito de reduo do nmero
Uma desvantagem da topologia proposta, que este opera de forma satisfatria para
menores que esse limite, a direo da orrente interfere na apli ao do nvel 0. Por exemplo,
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
nveis e o inversor de dois nveis onven ional em termos de perdas, uma vez que o inversor
em estudo apresenta ara tersti as omum a esses dois inversores. Tal omparao, foi feita
utilizando trs valores de tenso do barramento: 150V , 300V e 600V , tomando quatro valores
de frequn
ia de
haveamento: 750Hz , 2kHz , 5kHz e 10kHz . A impedn
ia da
arga foi
alterado de a ordo om a tenso de barramento apli ada de forma que a orrente de arga
Como se pode observar, para maiores frequn ias de haveamento e tenso de barramento
apli adas, as perdas no inversor de dois nveis onven ional so as mais altas, enquanto que
o inversor NPC de trs nveis apresenta as menores perdas. Isto o orre devido as haves do
que as perdas por omutao sejam bem inferiores que s demais topologias.
as onsideradas, as perdas totais no onversor de dois nveis so menores, visto que apresen-
tam perdas por onduo bem inferiores em virtude de possuir menos haves que os outros
inversores.
O inversor 2/3 nveis por ser uma topologia que possui ara tersti as de ambas as
onguraes
omparadas, se sai melhor que o inversor de dois nveis para as mais altas
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 100
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
(a)
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
(b)
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
( )
S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4
(d)
200
180
160
140
120
100
80
60
40
20
0
150 300 600 150 300 600 150 300 600 150 300 600 V
Frequency
frequn ias de haveamento e maiores tenses . .. Com relao ao NPC, apresenta melhor
desempenho para baixa frequn ia e tenso. Isso pode ser expli ado pelo fato do inversor
2/3 nveis possuir a vantagem do inversor NPC, ou seja, apresenta haves que omutam
desvantagem do inversor de dois nveis de que algumas das haves so submetidas tenso
elevem.
Nas Figs. 4.24 (a) e (b) so ilustradas as urvas da WTHD da tenso de arga das trs
topologias, enquanto que nas Figs. 4.25 (a) e (b) so ilustradas as urvas da THD. Tanto
a WTHD quanto a THD foram al ulados onsiderando duas frequn ias de haveamento
2kHz e 10kHz
Em todos os asos o inversor 2/3 nveis mostrou melhores resultados que o inversor
de dois nveis e piores resultados que o inversor de trs nveis, visto que a modulao da
3.5 1.1
NPC 3N NPC 3N
2/3N 1 2/3N
2N 2N
3
0.9
0.8
2.5
WTHD (10KHz)
WTHD (2KHz)
0.7
2 0.6
0.5
1.5
0.4
0.3
1
0.2
0.5 0.1
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
m (ndice de Modulao) m (ndice de Modulao)
(a) (b)
3.5 1.1
NPC 3N NPC 3N
2/3N 1 2/3N
2N 2N
3
0.9
0.8
2.5
WTHD (10KHz)
WTHD (2KHz)
0.7
2 0.6
0.5
1.5
0.4
0.3
1
0.2
0.5 0.1
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
m (ndice de Modulao) m (ndice de Modulao)
(a) (b)
algortimo proposto. Nas Figs. 4.26 (a) e (b) so ilustrados de ima para baixo: tenso de
plo, orrentes na arga trifsi a, tenso de linha e tenses nos apa itores do barramento.
indi ados. Nota-se, para o intervalo 1, que a fase A modulada em 3N enquanto as fases B
pode ser visto no intervalo 3 que a fase A muda para a modulao 2N enquanto as fases B
Tabela 4.1.
Na Fig. 4.28, so ilustradas as urvas da (a) tenso de polo; (b) tenso de linha e ( )
orrentes trifsi a na arga. Das Figs. 4.26 e 4.28 pode-se observar a on ordn ia entre os
(portadoras) possuem apenas valores positivos, visto que so implementados via
ontadores.
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 104
100
Va0
0
100
0.72 0.73 0.74 0.75 0.76
10
Ia,Ib,Ic (A)
10
0.72 0.73 0.74 0.75 0.76
t (s)
(a)
200
Vab (V)
200
0.72 0.73 0.74 0.75 0.76
90
Vc1, Vc2(V)
80
70
60
0.72 0.73 0.74 0.75 0.76
t (s)
(b)
Figura 4.26: Resultados de simulaes. (a) (de
ima para baixo) tenso de polo e
orrentes na
arga trifsi
a; (b) (de
ima para baixo) tenso de linha
e tenses nos
apa
itores do barramento
-1
-1
-1 1 2 3
}
Intervalo
(a)
(b)
( )
Figura 4.28: Resultados experimentais. (a) tenso de polo; (b) tenso de linha e
(
)
orrentes trifsi
as
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 106
a emulao dos sinais da portadora e apenas um ontador disponvel no DSP. Para resolver
tal problema, foi implementado um onjunto formado por um ontador, uma refern ia
senoidal para operao em dois nveis e uma refern
ia modi
ada (adio de um sinal
.
.
ao semi-
i
lo negativo) para operao em trs nveis,
omo pode ser observado na Fig. 4.29.
Sendo relevante men ionar que este sinais equivalem aos da Fig. 4.7.
nveis proposto em (Mihala he, 2006). A nova estratgia PWM reduz signi ativamente
pode ser substituda por uma lula NPC, para efeito de reduo do nmero de omponentes,
sem perdas das ara tersti as dos sinais de sada para argas om fator de potn ia a ima
que a maioria das argas industriais omo motores eltri os possuem fator de potn ia a ima
desse valor.
topologia NPC de trs nveis e o inversor de dois nveis onven ional. Nesse estudo foram
analisadas as perdas totais, o WTHD das tenses na arga e o THD das orrentes da arga.
O inversor 2/3 nveis por ser uma topologia que possui
ara
tersti
as de ambas as
on-
Estratgia de Modulao Simpli
ada para o Conversor Hbrido 2/3 Nveis 107
guraes omparadas, se sai melhor que o inversor de dois nveis para as mais altas frequn-
ias de haveamento e maiores tenses . .. Com relao ao NPC, este apresenta melhor
desempenho para baixa frequn ia e tenso. Isso pode ser expli ado pelo fato do inversor
2/3 nveis possuir a vantagem do inversor NPC, ou seja, apresenta haves que omutam
desvantagem do inversor de dois nveis, de que algumas das haves so submetidas tenso
elevem, essa ara tersti a sugerem que o inversor 2/3 nveis uma boa opo em apli aes
om baixa tenso.
Com relao a THD e WTHD, em todos os asos o inversor 2/3 nveis mostrou melhores
resultados que o inversor de dois nveis e piores resultados que o inversor de trs nveis, visto
5.1 Introduo
Neste
aptulo so apresentados dois inversores derivados da topologia hbrida de
in
o nveis
apresentada por (Silva et al., 2011), denominado de inversor multinvel hbrido simtri o de
in o nveis baseado nas toplogias meia-ponte e ANPC - HB-ANPC. Como o prpiro nome
diz, este inversor oriundo de duas estruturas bem onhe idas na literatura, a meia-ponte
(HB - Half - Bridge), que apresenta omo ara tersti a a possibilidade do aumento do n-
mero de nveis quando ombinado a outras estruturas, e a om grampeado ativo pelo neutro
de maneira mais uniforme que a topologia NPC. Apesar do inversor apresentar diversas
vantagens frente a outras topologias omo des ritas por (Silva et al., 2011), possui omo
desvantagem prin ipal a ne essidade de um elevado nmero de fontes isoladas para imple-
mentao da ongurao trifsi a (seis no total). Uma forma de ontornar esse obst ulo,
onsiste na utilizao de barramento apa itivos. Porm, a os ilao das tenses presente
As duas topologias propostas podem ser obtidas atravs do empilhamento de duas lulas
108
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 109
.a. de dois nveis om uma lula .a. sendo one tada em paralelo aos terminais A e B,
formando um brao ANPC de trs nveis. O brao de trs nveis one tado em paralelo
apa itor one tado no brao ANPC e na segunda topologia o apa itor substitudo por
A A
B B
(a) (b)
Figura 5.1: Formao das topologias propostas: (a)
om
apa
itor no brao ANPC
(b)
om fonte de tenso no brao ANPC
As duas topologias propostas forne em um melhor ontrole do balan eamento das tenses
dos apa itores, alm de reduzir o nmero de fontes . . utilizadas. So analisados em detalhe
onde ada fase alimentada por uma estrutura em ponte- ompleta formada por um brao
dois nveis e um brao ANPC de trs nveis, utilizando em sua alimentao seis fontes de
na Fig. 5.2 as haves Sa5 e Sa6 apresentam baixa frequn ia de operao e no podem ser
a ionadas simultaneamente; as haves Sa2 e Sa3 no podem ser desligadas ao mesmo tempo;
por m Sa4 e Sa8 no podem ser fe hadas simultaneamente assim omo Sa1 e Sa7 .
Na Fig. 5.3 so ilustrados quatro modos de operao do inversor onsiderando uma fase
durante o semi- i lo positivo, no qual a have Sa5 mantida a ionada, enquanto a have
Sa6 mantida aberta. No modo 1 (Fig. 5.3(a)), as haves Sa1 , Sa2 e Sa5 so mantidas
fe
hadas, enquanto todas as demais
haves permane
em desligadas. Isto permite obter +Vcc .
Os modos 2 (Fig. 5.3(b)) e 3 (Fig. 5.3(
)), podem ser usados para obter +Vcc /2 dependendo
do padro de
haveamento utilizado. No modo 2, Sa2 , Sa5 e Sa7 so a
ionadas,
ando
todas as outras haves em estado de bloqueio. Por sua vez, no modo 3, Sa3 , Sa5 e Sa8 so
a ionadas, enquanto as demais haves so bloqueadas. O modo 4 (Fig. 5.3(d)), gera o nvel
0, as haves Sa3 , Sa5 e Sa4 onduzem juntas enquanto todas as demais haves so bloqueadas
nesse instante. Durante o semi- i lo negativo, a have Sa5 bloqueada e a have Sa6
na sada deste inversor. Os possveis estados que retornam nveis de tenso na sada so
Portanto, h oito possibilidades para obter o nvel 0, quatro possibilidades de obter +Vcc ,
quatro maneiras de obter o nvel Vcc , nove maneiras de obter +Vcc /2 e nove formas de obter
Vcc /2.
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 111
Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
(a) (b)
Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
(
) (d)
Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
(a) (b)
Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
(
) (d)
Sa1 Sa2 Sa3 Sa4 Sa5 Sa6 Sa7 Sa8 Tenso na
arga
0 0 1 0 0 1 0 1 Vcc /2
0 0 1 0 0 1 1 1 Vcc /2
0 0 1 0 1 0 0 1 Vcc /2
0 0 1 0 1 0 1 1 Vcc /2
0 0 1 1 0 1 0 0 Vcc
0 0 1 1 0 1 1 0 Vcc
0 0 1 1 1 0 0 0 0
0 0 1 1 1 0 1 0 0
0 1 0 0 0 1 1 0 Vcc /2
0 1 0 0 0 1 1 1 Vcc /2
0 1 0 0 1 0 1 0 Vcc /2
0 1 0 0 1 0 1 1 Vcc /2
0 1 0 1 0 1 1 0 Vcc /2
0 1 0 1 1 0 1 0 Vcc /2
0 1 1 0 0 1 0 1 Vcc /2
0 1 1 0 0 1 1 0 Vcc /2
0 1 1 0 0 1 1 1 Vcc /2
0 1 1 0 1 0 0 1 Vcc /2
0 1 1 0 1 0 1 0 Vcc /2
0 1 1 0 1 0 1 1 Vcc /2
0 1 1 1 0 1 0 0 Vcc
0 1 1 1 1 0 0 0 0
1 0 1 0 0 1 0 1 Vcc /2
1 0 1 0 1 0 0 1 Vcc /2
1 0 1 1 0 1 0 0 Vcc
1 0 1 1 1 0 0 0 0
1 1 0 0 0 1 0 0 0
1 1 0 0 0 1 0 1 0
1 1 0 0 1 0 0 0 Vcc
1 1 0 0 1 0 0 1 Vcc
1 1 0 1 0 1 0 0 0
1 1 0 1 1 0 0 0 Vcc
1 1 1 0 0 1 0 0 0
1 1 1 0 1 0 0 0 Vcc
Dos trinta e quatro estados possveis apresentados, apenas oito so efetivamente utili-
Tabela 5.2. A transio entre os nveis feita de forma que haja o mnimo de haveamento
Uma forma alternativa de reduzir a quantidade de fontes dessa estrutura pode ser vista
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 114
Sa1 Sa2 Sa3 Sa4 Sa5 Sa6 Sa7 Sa8 Tenso na
arga
1 1 0 0 1 0 0 0 Vcc
0 1 0 0 1 0 1 0 Vcc /2
0 0 1 0 1 0 0 1 Vcc /2
0 0 1 1 1 0 0 0 0
1 1 0 0 0 1 0 0 0
0 1 0 0 0 1 1 0 Vcc /2
0 0 1 0 0 1 0 1 Vcc /2
0 0 1 1 0 1 0 0 Vcc
na Fig. 5.5. No entanto, o uxo de orrente no ponto entral dos apa itores faz om que
Nas Figs 5.3 e 5.4 que representam os modos de operao nos semi- i los positivo e
negativo, per ebe-se que durante o semi- i lo positivo quando apli ado o nvel de tenso
+Vcc /2 a orrente ir ula do ponto entral das fontes em direo a arga. Em ontra-partida
no semi- i lo negativo quando apli ado o nvel de tenso Vcc /2, a orrente ui no sentido
inverso. Ao substituir as fontes de tenses por apa itores, no semi- i lo positivo a orrente
que ui do ponto entral em direo a arga faz om que C1 arregue e C2 des arregue, j
no semi- i lo negativo, a orrente que ui da arga ao ponto entral do barramento faz om
Para evitar essas os ilaes, a utilizao de uma t ni a ontrole dessas tenses ne es-
srio.
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 115
Amplitude
v
C1
v C2
Figura 5.6: Os ilao das tenses dos apa itores do inversor da Fig 5.5
Para quanti ar a variao de tenso sofrida pelos apa itores do barramento, deve-se de-
terminar a orrente mdia iC que ir ula em ada apa itor durante meio- i lo de operao
do inversor. Desse modo, iC expressa em funo das orrentes de arga (il ) e da fonte de
entrada (if ), visto que as expresses dessas orrentes podem ser fa ilmente en ontradas.
ma Vf
il = sen(t + ) (5.1)
R 2 + l 2
R - resistn ia da arga;
cos(2t)
if = (5.2)
2
ma 2 Vf
onde: = ;
R 2 + l 2
Cada semi-
i
lo da tenso de sada do inversor divido em trs intervalos, onde a
orrente
Intervalo 1: 0 iC = if
6
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 116
5
Intervalo 2: iC = il if
6 6
5
Intervalo 3: iC = if
6
!
1 3 3
Intervalo 1: iC =
2 4
!
3 3 1 3 3
Intervalo 2: iC =
2ma 2 8
!
1 3 3
Intervalo 3: iC =
2 4
Atravs dos valores mdios obtidos para os trs intervalos, pode-se expressar iC para
Vf
0, 55ma 0, 44m2a
iC = (5.3)
|Zl |
A variao de tenso no apa itor pode ser rela ionada om iC do seguinte modo:
iC
VC = Tm (5.4)
C
Vf
0, 55ma 0, 44m2a
VC = (5.5)
120C|Zl|
em VC .
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 117
in o nveis baseada nas topologias meia-ponte e ANPC/ apa itor utuante - HB-ANPC/FC.
Onde um ter eiro apa itor one tado em paralelo om a lula ativa (Sa7 e Sa8 ), visando
melhorar ontrole das tenses nos apa itores. Esta on epo foi empregada em diversas
topologias (Oh et al., 2006), mas no na estrutura que aqui se en ontra. O brao trs nveis
da topologia proposta pode ser onsiderado omo um misto do inversor ANPC e do inversor
Fig 5.8. Supe-se que o valor ideal da tenso vC3 +Vcc /2, embora, na prti a haja uma
os ilao em torno desse valor. Pode-se notar que a onduo simultnea das haves Sa1 e
Sa7 , Sa2 e Sa3 , Sa4 e Sa8 , Sa7 e Sa8 so operaes proibidas para evitar urto- ir uito nos
apa itores.
Similar ao ir uito da Fig. 5.3(a), quando Sa1 a ionado, a fase A one tada ao lado
das haves Sa1 , Sa2 e Sa5 serem a ionadas, a have Sa8 tambm a ionada de modo a pr o
apa
itor C3 em paralelo
om C1 . Como na Fig. 5.3(b), +Vcc /2 apli
ado bloqueando Sa1 ,
a
ionando Sa7 enquanto se mantm Sa2 em estado de
onduo, porm agora Sa4 tambm
+Vcc /2 dada na Fig. 5.8( ), denindo o modo 3. Neste aso a have Sa1 a ionada, alm
das
haves Sa3 , Sa5 e Sa8 da Fig. 5.3(
), fazendo
om que C3 que novamente em paralelo
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 118
om C1 . O nvel 0, obtido ligando Sa3 , Sa4 , Sa5 , alm da have Sa7 , pondo C3 em paralelo
No semi- i lo negativo, esses quatro modos tambm so apli ados, sendo que agora
Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(a) (b)
Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(
) (d)
estados de haveamento, apli ando os mesmos in o nveis de tenso arga, diferen iando
apenas nos estados apli ados, j que uma have a mais a ionada por estado.
Pela des rio do modo de operao, per ebe-se que o apa itor C3 a ada estado de
Na mudana do modo 1 para o modo 2, Fig. 5.9(a), C3 que antes estava em paralelo om
C1 (modo 1) passa a
ar em paralelo
om C2 (modo 2). Como no modo 1, vC1 = vC3 > vC2
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 119
Sa1 Sa2 Sa3 Sa4 Sa5 Sa6 Sa7 Sa8 Tenso na
arga
1 1 0 0 1 0 0 1 Vcc
0 1 0 1 1 0 1 0 Vcc /2
1 0 1 0 1 0 0 1 Vcc /2
0 0 1 1 1 0 1 0 0
1 1 0 0 0 1 0 1 0
0 1 0 1 0 1 1 0 Vcc /2
1 0 1 0 0 1 0 1 Vcc /2
0 0 1 1 0 1 1 0 Vcc
Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(a) (b)
Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(
) (d)
ponto entral do barramento fazendo om que vC2 aumente e vC1 diminua, e este pro esso
o orre at que vC3 atinja o valor de vC2 . Na mudana do modo 2 para o modo 1, Fig. 5.9(b),
orrente passando por C3 em direo ao ponto
entral do barramento fazendo
om que vC2
aumente e vC1 diminua, at que vC3 se torne igual a vC1 . As permutas do modo 3 para o
modo 4 e do modo 4 para o modo 3, o
orre de forma similar
om se pode ver nas Figs. 5.9(
)
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 120
e 5.9(d).
v
C1
v C3
v
C2
2 2 1 1 1 2 2 2 1 1 1 2
mentada pelos apa itores, possuem valores elevados dependendo da arga alimentada. Para
limitar essa elevao de orrente, um pequeno indutor one tado ao ponto neutro omo
Observando a Fig. 5.10 que ilustra a variao de tenso dos trs
apa
itores C1 , C2 e C3 ,
repara-se que no modo 2 quando apli
ado o nvel de tenso +Vcc /2 o
orre o desbalan
eamento
das tenses vC1 e vC2 da mesma forma que d-se no inversor da Fig. 5.2, entretanto este
vezes maior que a orrente nos apa itores C1 e C2 , onsequentemente a variao de tenso
de vC3 duas vezes maior que as variaes de vC1 e vC2 . Isso impli a que ao nal de ada
estado transitrio, vC1 sempre a om um valor maior que vC2 . Uma forma de aprimorar
de operao 2 para o modo de operao 1, tem-se que vC1 = vC2 = vC3 eliminando o estado
v
C1
vC3
v
C2
2 2 1 1 2 1 2 1
Figura 5.12: Variao das tenses: vC1 , vC2 e vC3 om C3 = 2C1 = 2C2
Como observado anteriormente, as variaes nas tenses dos
apa
itores vc1 , vc2 e vc3 o
orrem
nos modos de operaes 2 e 3, havendo o reequilbrio dessas tenses nas transies para os
na Fig. 5.13.
C1 C1 C3
Vcc O Vcc O
C2 C3 Zl C2 Zl
(a) (b)
Nessas guras, per ebe-se que nos dois modos, a orrente que alimenta a arga formada
pela orrente que sai do ponto entral do barramento apa itivo adi ionada da orrente que
Como C3 = 2C1 = 2C2 , a equao (5.6) pode ser rees rita omo:
QC = CVC (5.8)
QC = iC TS (5.9)
iC
iC TS = CVC VC = TS (5.10)
C
il
VC = TS (5.11)
4C
Por m, a variao de tenso entre os apa itores do barramento C1 e C2 pode ser
expressa omo:
il il
VC12 = VC1 VC2 = TS TS
4C 4C
il il
VC1 V0 (VC2 V0 ) = TS + TS
4C 4C
il
VC12 = TS (5.12)
2C
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 123
Para obteno da orrente mxima no indutor posi ionado no ponto entral do barramento,
deve-se analisar os estados transitrios que o orrem na mudana dos modos de operao.
Na Fig. 5.9, possvel notar que a orrente transitria ausada pelas diferenas de tenses
C1 C3
L
Vcc O Zl
C2
que em C2 , om isso gera-se uma diferena de poten ial de V entre C1 e C3 . Apli ando
t t
di 1 1
Z Z
L + idt + V0 + idt + V0 + Req i = 0
dt C3 0 C1 0
Aps algumas manipulaes algbri
as, obtm-se a seguinte equao diferen
ial de 2
a
ordem:
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 124
d2 i Req di 1
1 1
+ + + i=0
dt2 L dt L 2C1 C3
2 st Req A 1 1
As e + Asest + + est = 0
L L 2C1 C3
st 2 Req 1 1 1
Ae s + s+ + =0 (5.14)
L L 2C1 C3
2 Req 1 1 1
A equao (5.14) s pode ser satisfeita para todo t se A = 0 ou s + s+ + =
L L 2C1 C3
0, logo:
2Req 1 1 1
s + s+ + =0 (5.15)
L L 2C1 C3
A equao (5.15) denominada de equao ara tersti a do ir uito RLC e suas razes
s 2
Req Req 1 1 1
s1 = + + (5.16)
2L 2L L 2C1 C3
s 2
Req Req 1 1 1
s2 = + (5.17)
2L 2L L 2C1 C3
Usando uma notao de ampla utilizao na literatura, (5.16) e (5.17) podem ser repre-
sentadas omo:
p
s1 = + 2 0 2 (5.18)
p
s1 = 2 0 2 (5.19)
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 125
onde
Req
= (5.20)
2L
s
1 1 1
0 = + (5.21)
L 2C1 C3
Para o aso parti ular em que C3 = 2C1 , (5.21) pode ser simpli ada omo
2
0 = (5.22)
2LC3
ou ainda
1
0 = (5.23)
LC1
ramorte ida. Se 0 > , ambas as razes so omplexas e onjugadas uma a outra. Nessa
situao, diz-se que a resposta subamorte
ida. O ter
eiro resultado possvel se 0 = .
Nesse
aso, s1 e s2 so reais e iguais e a resposta em
orrente denominada de
riti
amente
C1 R 2
0 < L < (5.24)
4
C1 R 2
0 = L = (5.25)
4
C1 R 2
0 > L > (5.26)
4
A resposta subamorte ida possui um arter os ilatrio no qual diminui exponen ial-
mente. Esse omportamento os ilatrio provo ado pelos elementos armazenadores de ener-
gia presentes no
ir
uito, no permite ou di
ulta a equalizao das tenses dos
apa
itores
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 126
do barramento, impedindo que o inversor opere de modo adequado. Em funo disso, o on-
versor deve ser projetado para operar no modo superamorte ido ou riti amente amorte ido,
sendo este ltimo o pior aso em termos de pi o de orrente sofrida pelo indutor.
A expresso da orrente durante a resposta riti amente amorte ida representada por:
hega-se a:
V t
i(t) = te (5.28)
L
r
L
R=2 (5.29)
C
p
2 L/C 1
= = (5.30)
2L LC
V t
i (t) = e + t et ()
L
V t
0= e tet
L
0 = 1 t
1
t= (5.31)
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 127
logo
1 2L
t= = = LC (5.32)
R
1
( LC )
V LC
imax = LCe
L
r
V C
imax = (5.33)
e L
inversor:
il Ts
imax = (5.34)
2e LC
Onde o apa itor C3 da topologia da Fig. 5.7, substitudo por uma fonte de tenso om
one tados em uma fonte de tenso xa. Para efeito de simpli ao da anlise, ser onsi-
Sa8 so operaes proibidas para evitar urto- ir uito nos apa itores.
C1 e C2 so desbalan
eadas e restabele
idas. Para todos os modos aqui expostos, a
have Sa5
mantida ligada, enquanto Sa6 mantida desligada,
ara
terizando o semi-
i
lo positivo.
No modo 1, quando as haves Sa2 e Sa8 so ligadas, a tenso do apa itor vC2 somada om
a tenso da fonte, fazendo om que a tenso apli ada arga seja igual a +Vcc , Fig. 5.16(a).
Ento a orrente de arga ui atravs da fonte e de C2 , des arregando o apa itor. Alm disso,
Sa1 tambm a ionada one tando a fonte em paralelo om C1 , evitando uxo de orrente
nesse
apa
itor durante o intervalo. Como ilustrado na Fig. 5.16(b), o inversor apli
a +Vcc /2
arga, a
ionando as
haves Sa2 , Sa4 e Sa7 enquanto todas as outras
haves permane
em
abertas. Neste momento, a fonte posta paralelo om C2 e omo vC2 < +Vcc /2, C2 arrega
atravs de Sa7 e Da4 . No modo 3, o inversor tambm apli a +Vcc /2 arga, Fig. 5.16( ).
Neste aso, a have Sa2 desligada e Sa3 a ionada, juntamente om Sa1 e Sa8 . A orrente de
arga ui des arregando C2 e no h orrente uindo em C1 uma vez que a fonte en ontra-se
em paralelo. No modo 4, o nvel 0 de tenso obtido a ionando Sa3 , Sa4 e Sa7 , Fig. 5.16(d).
Como vC2 < +Vcc /2, C2 arrega pela onduo de Sa7 e Da4 . No semi- i lo negativo, esses
medida que vo sendo realizados os modos de operao. Durante o semi-
i
lo positivo vC1
no se altera, visto que no h
orrente uindo atravs de C1 . Comportamento anlogo
Da mesma forma que o inversor proposto na seo anterior, apenas oito estados so
Como foi visto anteriormente, nos modos de operao 1 e 3, a orrente de arga ui
pela
apa
itn
ia C2 , fazendo
om que sua tenso diminua nesses intervalos. Logo aps a
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 129
Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n Vcc A n Vcc A
O 2 O 2
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(a) (b)
Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n Vcc A n C3 Vcc A
O 2 O 2
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(
) (d)
C2 , omo vC2 < +Vcc /2, essa diferena de tenso provo a uma orrente elevada "vista"pelas
haves e a fonte de tenso, sendo ne essrio o uso de um pequeno indutor para limitar este
Vcc Zl Vcc
2 C2 2
Zl
C2
(a) (b)
iC
VC = TS (5.35)
C
Nas Fig. 5.18, per ebe-se nos dois modos que a orrente que ir ula por C2 igual a
il
VC12 = TS (5.36)
C
Pela anlise feita at aqui, foi visto que no inversor HB-ANPC/FC, h desbalan eamento
sofre variao de tenso por vez, C2 no semi- i lo positivo e C1 no semi- i lo negativo. En-
metade do valor vC do segundo inversor. Isto se deve ao fato de que, na topologia HB-
ANPC/FC, a orrente que ui atravs dos apa itores do barramento 1/4 da orrente de
arga. J na topologia HB-ANPC/FS, a orrente que ui pelos apa itores igual orrente
de arga.
Para obteno da orrente mxima no indutor posi ionado no ponto entral do barramento,
desprezando a arga, torna-se um iru ito RLC em srie. As linhas tra ejadas representam
L
L Vcc
2
Vcc
Zl C2
2
C2
Zl
(a) (b)
Da anlise feita anteriormente para o ir uito RLC srie, na Eq. (5.33) foi visto que
imax diretamente propor ional a diferena de poten ial (v ) sobre o indutor. Substituindo
il Ts
imax = (5.37)
e LC
proposto, submetido a uma
orrente duas vezes maior que o primeiro, de
orrente da v
maior no qual o indutor submetido.
Este inversor tambm, s opera satisfatoriamente nos regimes superamorte ido e riti-
amente amorte ido, pois havendo orrente remanes ente devido ao regime subamorte ido
ao nal dos modos 2 e 4, esta orrente ir ular por C1 des arregando-o, devido nova
barramento . . so utilizados para l ulo dos tempos de onduo das haves do inversor.
modi
adas para garantir as mesmas vantagens da modulao vetorial. Ento as tenses de
refern
ia modi
adas va , vb e vc podem ser denidas a partir das trs tenses senoidais
va = va + v (5.38)
vb = vb + v (5.39)
vc = vc + v (5.40)
Observa-se que as Eqs. (5.38) - (5.40) no podem ser resolvidas se v no for obtido. A
tenso v pode ser
al
ulada levando em
onta o fator de distribuio de roda livre ()
omo
segue:
E
v = Pmin (1 )( Pmax ) (5.41)
4
onde Pmax = maxP e Pmin = minP ;
om P = {Pa , Pb , Pc }
refern ia em um erto instante da modulao, omo pode ser visto na Fig. 5.20.
+E/2
va Pa vb vc
+E/4
0
Pb
-E/4
Pc
-E/2
inversor representado por uma linha horizontal que limita as senoides de refern
ia va , vb
e vc . Os valores desses nveis so dados por
1 k1
Eixo(k) = ( )E (5.42)
2 4
om k = 1, 2, 3, 4, 5
Se (Eixo(k)) > vx > Eixo(k + 1), ento, px = eixo(k) vx (5.43)
om k = 1, 2, 3, 4, 5 e x = a, b, c.
Px
Tj = E
Ts (5.44)
4
Tx = Ts Tj (5.45)
om j = 1, 2, 3 e x = a, b, c.
ANPC/FS e do onversor HB-ANPC utilizando apenas uma fonte por fase. Ser feito um
estudo omparativo, onde os seguintes aspe tos sero onsiderados: os ilao da tenso dos
apa itores; seleo da indutn ia auxiliar; orrente mxima nas haves e perdas. Por m,
dada uma tabela, omo forma de fa ilitar a visualizao das prin ipais ara tersti as e
Na Fig. 5.21, ilustrado o gr o ontendo as os ilaes dos apa itores das trs topologias
em funo do valor da
apa
itn
ia utilizada. Este gr
o foi obtido utilizando as equaes
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 134
140
HBANPC
HBANPC/FC
HBANPC/FS
120
100
80
vC
60
40
20
0
100 200 300 400 500 600 700 800 900 1000
C ( F)
Figura 5.21: Os ilao da tenso dos apa iotres das trs topologias estudadas
a melhor resposta dentre elas. Deve-se levar em onsiderao que uma maneira de diminuir
Como demonstrado anteriormente, a seleo dos indutores auxiliares deve ser realizada de
forma que o ir uito RLC trabalhe sob o regime riti amente amorte ido ou superamorte ido,
ou seja:
CR2
L (5.46)
4
tn ias, duas haves e a indutn ia, logo, a resistn ia do ir uito RLC dada por:
indutor.
Os valores das resistn ias dos apa itores e das haves foram obtidos nos manuais dos
fabri antes. Foi utilizado um apa itor de 220F da mar a EPCOS uja resistn ia de
SKM 50GB 123D
uja resistn
ia de 22m. O indutor usado
om valor 1F , foi projetado
em laboratrio possuindo uma resistn
ia de 0, 015 aproximadamente.
R = RC + 2RS + RL (5.48)
Substituindo os valores das resistn ias nas equaes, possvel obter uma faixa per-
missvel de valores de indutn ia em funo dos apa itores empregados nos inversores. Na
Fig. 5.22, observa-se alguns valores de indutn ia para os dois inversores. Os indutores
possuem valores muito baixos, de orrente do baixo valor da resistn ia do ir uito RLC.
Aumentando os valores dos apa itores, possibilita tambm empregar indutores om valores
maiores, no entanto, perde-se um pou o da vantagem das topologias que reside no fato de
fsi o. Os indutores que devem ser utilizados, devem possuir valores menores ou iguais s
retas plotadas.
Na Fig. 5.23, ilustrada a orrente mxima que as haves dos onversores onduzir, quando
imposta uma determinada orrente de arga. Para obteno desses valores utilizou-se uma
9
HBANPC/FC
HBANPC/FS
8
6
L ( H)
0
100 200 300 400 500 600 700 800 900 1000
C ( F)
Figura 5.22: Valores de indutn ias permitidos em funo dos apa itores utilizados
160
HBANPC/FC
HBANPC/FS
140
120
100
Imax(A)
80
60
40
20
0
5 10 15 20 25 30
Il(A)
inversor HB-ANPC/FS, omo j havia sido expli itado em (5.34) e (5.37). Como a orrente
5.6.4 Perdas
Em termos de perdas nos inversores, foi feito um estudo omparativo entre a topologia pro-
posta por (Silva et al., 2011) e as topologias propostas neste trabalho: HB-ANPC/FC e
HB-ANPC/FS. Alm das perdas totais em ada onversor, foi analisado tambm a distribui-
o das perdas em ada dispositivo. Este estudo foi realizado utilizando 200V omo tenso
Investigou-se a distribuio de perdas apenas nas haves: Sa1 , Sa2 , Sa6 e Sa7 , uma vez
que as perdas destas, so iguais respe tivamente s perdas das haves: Sa4 , Sa3 , Sa5 e Sa8 .
Observando as perdas por haveamento, nota-se que Sa1 e Sa7 possuem maiores perdas
que as
haves Sa2 e Sa6 , pois as
haves Sa1 e Sa7 operam na frequn
ia da portadora, enquanto
que as
haves Sa2 e Sa6 operam em baixa frequn
ia.
Analisando as perdas por
onduo, per
ebe-se que as perdas nas
haves Sa2 e Sa6
possuem valores prximos para as trs topologias estudadas,
omportamento esse que no
A have Sa1 apresenta menores perdas por onduo e haveamento na topologia HB-
ANPC/FS, enquanto que para o inversor HB-ANPC/FC possui as maiores perdas tanto
por onduo quanto por haveamento. Isso o orre em virtude da have Sa1 no onduzir
ANPC/FC que alm de onduzir orrente nos modos de operaes 2 e 3, onduz uma orrente
mais elevada nas transies do modo 2 para o modo 1 e do modo 4 para o modo 3.
A have Sa7 possui maiores perdas por onduo e por haveamento na ongurao
por haveamento. No inversor HB-ANPC/FS, Sa7 sempre onduz a orrente de arga, alm
de onduzir uma sobre orrente no modo de operao 2 quando vC2 < Vcc . J na topologia
HB-ANPC/FC, a
have Sa7
onduz apenas 1/4 da
orrente de
arga
onsiderando que C3 =
2C1 = 2C2 .
Com relao as perdas totais, Fig. 5.26, o onversor proposto por (Silva et al., 2011)
apresenta menores perdas totais que os inversores propostos neste trabalho, uma vez que este
determinados instantes.
Na Tabela 5.4 exposta as prin ipais ara tersti as das onguraes propostas neste
trabalho e da ongurao proposta por (Silva et al., 2011) utilizando trs e seis fontes de
apresentadas nessas guras so: (a) tenso de polo e orrente de arga (b) tenso nos apa-
na Tabela 5.5.
Tabela 5.5.
Nas Figs. 5.31, 5.32 e 5.33 so ilustrados os resultados experimentais para as on-
apa itn ias de C = 200F . As formas de ondas apresentadas nessas guras so: (a)
tenso de polo e orrente de arga (b) tenso nos apa itores C1 e C2 e orrente na arga.
(a)
(b)
Figura 5.27: Congurao HB-ANPC
om
apa
itn
ias de 2200F . (a) De
ima
para baixo: Tenso de polo;
orrente de
arga (b) De
ima para baixo:
tenso nos
apa
itores;
orrente de
arga.
(a)
(b)
Figura 5.28: Congurao HB-ANPC
om
apa
itn
ias de 200F . (a) De
ima
para baixo: Tenso de polo;
orrente de
arga (b) De
ima para baixo:
tenso nos
apa
itores;
orrente de
arga.
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 142
(a)
(b)
tais, eviden iam a e in ia das topologias propostas quando utiliza-se pequenas apa itn-
ias. Na Fig. 5.31 per ebe-se que mesmo utilizando altos valores de apa itn ia, ainda
bom ontrole das os ilaes. Os resultados experimentais eviden iam e validam as novas
topologias propostas.
de dois nveis e um brao ANPC de trs nveis, denominado de inversor multinvel hbrido
suas vantagens, este onversor permite uma melhor distribuio das perdas de haveamento
no brao (Bru kner et al., 2005). No entanto, utiliza seis fontes de tenso independentes,
podendo-se reduzir para trs a quantidade de fontes utilizadas, Fig. 5.5,
ontudo, utilizando
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 143
200
va0 (V)
0
200
0.2 0.22 0.24 0.26 0.28
10
Ia (A)
0
10
0.2 0.22 0.24 0.26 0.28
(a)
vc1, vc2 (V)
105
100
95
0.2 0.22 0.24 0.26 0.28
10
Ia (A)
10
0.2 0.22 0.24 0.26 0.28
(b)
(a) (b)
Figura 5.31: Congurao HB-ANPC
om
apa
itn
ias de 200F . (a) De
ima
para baixo: Tenso de polo;
orrente de
arga (b) De
ima para baixo:
tenso nos
apa
itores;
orrente na
arga.
Inversores Hbridos de Cin
o Nveis baseados nas Topologias Meia-Ponte e ANPC 144
(a) (b)
(a) (b)
barramento apa itivo, o inversor apresenta os ilaes nas tenses dos apa itores, mesmo
usando apa itores de valores elevados. Como forma de sanar este problema proposto
nveis baseada nas topologias meia-ponte e ANPC/ apa itor utuante - HB-ANPC/FC, um
ter eiro apa itor one tado em paralelo om a lula ativa (Sa7 e Sa8 ), para melhorar
ontrole das tenses nos apa itores. A segunda topologia denominada de inversor hbrido
Uma das desvantagens de ambas as solues que durante o pro esso de orreo do
desbalan eamento das tenses apa itivas origina-se pi os de orrente que podem atingir um
valor diversas vezes superior a orrente nominal das haves, omo foi visto anteriormente.
Para limitar essa elevao de orrente, um pequeno indutor one tado ao ponto entral
barramento, um ir uito RLC srie, onde a seleo do valor da indutn ia a ser utilizada
ir uito advm das haves e dos prprios omponentes passivos, ou seja, uma resistn ia
muito baixa o que impli a em valores de indutn ia tambm baixos uma vez que o ir uito
deve operar no modo superamorte ido ou riti amente amorte ido. Aumentando os valores
dos apa itores, possibilita tambm empregar indutores om valores maiores, no entanto,
orrente que ui atravs dos apa itores do barramento 1/4 da orrente de arga. J na
topologia HB-ANPC/FS, a orrente que ui pelos apa itores igual orrente de arga. Isso
para equiparao dos valores obtidos nos dois inversores, no entanto haveria um aumento
nmero de omutao das haves, gerando maiores perdas por haveamento, alm tambm de
haver uma pior distribuio dessas perdas por have. Alm disso, a presena de omponentes
Nas verses trifsi as, os onversores HB-ANPC/FC e HB-ANPC/FS possuem respe ti-
vamente doze e nove omponentes passivos ontra nenhum omponente passivo no onversor
omponentes possuem baixo valor, favore endo a ompa tao dos onversores.
se e ientes no que diz respeito ao ontrole das tenses nos apa itores, uma vez que utili-
zando
apa
itn
ias de apenas 200F obteve-se resultados bastante satisfatrios.
6
Con
luses e Trabalhos Futuros
Ao longo deste trabalho, foi demonstrado que possvel gerar diferentes topologias multi-
uma dessas possveis asso ias. Este trabalho teve omo fo o investigar algumas dessas
inversores que apresentam diferentes prin pios de operaes, omo a topologia Nested e as
quatro nveis hamado de inversor 2L3L, no qual omposto de um brao de dois nveis
e um brao de trs nveis NPC. Em relao ao inversor NPC de quatro nveis foi visto
que a nova topologia, possui seis IGBTs e dois diodos, enquanto a topologia NPC faz uso
tambm de seis haves, no entanto utiliza quatro diodos. O balan eamento das tenses nos
nos apa itores se anularem em um perodo. Mesmo apli ando orrentes mais elevadas,
Com relao as perdas totais, o inversor 2L3L apresenta maior perdas que o inversor
NPC. A perda por onduo do inversor 2L3L menor, visto que possui dois diodos de
grampeamento a menos. No entanto, a perda por omutao menor no inversor NPC, pois
apesar das haves estarem submetidas ao mesmo esforo de tenso, o brao de dois nveis
do inversor 2L3L omuta durante todo o perodo do sinal de sada, elevando as perdas por
147
Con
luses e Trabalhos Futuros 148
relao ao inversor NPC, visto que a os ilao de tenso nos apa itores inferior na nova
topologia. Podendo este operar utilizando duas fontes de tenso, sem omprometer o ontrole
das tenses.
A grande vantagem deste onversor reside no fato de que suas haves so sempre sub-
metidas ao mesmo valor de tenso de bloqueio reversa, alm de reduzir as orrentes nos
apa itores.
de ada um dos braos so one tados ao mesmo ponto, om o brao externo envolvendo o
interno. Ne essita de haves bidire ionais nos braos mais internos, para evitar que o orra
urto- ir uito nos apa itores do barramento. Em relao ao NPC de quatro, in o e seis n-
veis por exemplo, h uma reduo de doze, dezoito e vinte e quatro diodos, respe tivamente,
e onomizando-se ainda mais a medida que se eleva o nmero de nveis. A prin ipal desvan-
tagem do Nested est no fato de apresentar tenso de bloqueio irregular entre as haves,
onde as haves situadas nas extremidades (brao externo) am submetidas a tenso total
do barramento, limitando uso da topologia em asos que ne essita-se tenses mais elevadas.
A menos que se utilize dispositivos om alta tenso de ruptura (por exemplo, SiC e GaN)
apenas nos interruptores das extremidades. As perdas por haveamento do Nested e NPC
so prati amente as mesmas. Mesmo sendo, os esforos de tenso nas haves do Nested mai-
ores que os esforos de tenso nas haves do inversor NPC, o NPC de quatro nveis, possui
doze diodos (de grampeamento) a mais que o Nested, ontribuindo de forma signi ativa
para o aumento da perda total do NPC. J as perdas por onduo do Nested so menores
que as perdas do NPC, isso pode ser expli ado devido ao nmero de haves em onduo
simultnea do Nested ser menor que o nmero de haves em onduo simultnea do NPC.
Foi visto ainda que as topologias Nested podem ser generalizadas para maiores nmeros
2/3 nveis proposto em (Mihala he, 2006). A nova estratgia PWM reduz signi ativamente
O inversor 2/3 nveis por ser uma topologia que possui ara tersti as de ambas as
onguraes omparadas, se sai melhor que o inversor de dois nveis para as mais altas
frequn ias de haveamento e maiores tenses . .. Com relao ao NPC, apresenta melhor
desempenho para baixa frequn ia e tenso. Isso pode ser expli ado pelo fato do inversor
2/3 nveis possuir a vantagem do inversor NPC, ou seja, apresenta haves que omutam om
frequn ias diferentes, reduzindo perdas por onduo. Em ontra-partida, possui a desvan-
tagem do inversor de dois nveis de que algumas das haves so submetidas tenso total
essa ara tersti a sugerem que o inversor 2/3 nveis uma boa opo em apli aes om
baixa tenso. Mostrou melhores resultados que o inversor de dois nveis e piores resultados
que o inversor de trs nveis, em termos de distores harmni as, visto que a modulao da
Por m, no aptulo 5 foram apresentadas duas topologias. A primeira delas denominada
de inversor hbrido de in o nveis baseada nas topologias meia-ponte e ANPC/ apa itor u-
tuante - HB-ANPC/FC, um ter eiro apa itor one tado em paralelo om a lula ativa
(Sa7 e Sa8 ), para melhorar ontrole das tenses nos apa itores. A segunda topologia deno-
Uma das desvantagens de ambas as solues que durante o pro esso de orreo do
desbalan eamento das tenses apa itivas origina-se pi os de orrente que podem atingir um
valor diversas vezes superior a orrente nominal das haves, sendo ne essrio um indutor
orrente que ui atravs dos apa itores do barramento 1/4 da orrente de arga. J na
topologia HB-ANPC/FS, a orrente que ui pelos apa itores igual orrente de arga. Isso
Nos
onversores propostos, h um maior nmero de
omutao das
haves, gerando maiores
Con
luses e Trabalhos Futuros 150
Nas verses trifsi as, os onversores HB-ANPC/FC e HB-ANPC/FS possuem respe ti-
vamente doze e nove omponentes passivos ontra nenhum omponente passivo no onversor
omponentes possuem baixo valor, favore endo a ompa tao dos onversores.
logias onsiderando, perdas, distribuio de perdas por have, THD, WTHD, nmero
(2004) Power Ele troni Cir uits, John Wiley and Sons, In .
methods for asymmetri
multi-level inverter, In: 2008 3rd IEEE Conferen
e on Industrial
Ele
troni
s and Appli
ations, pp. 20572062.
Almeida, K. V.; Oliveira, T.; Freitas, I. e Ja
obina, C. (2006) Controle de
orrente em
tes, In: XII Brazilian Congress on Automati
Control and Latin-Ameri
an Congress on
Automati
Control.
Andrade, A. S.; Muniz, J. H. e da Silva, E. R. (2015) Three-level hybrid ying d
-sour
e
anp
inverter: Appli
ation as a photovoltai
a
sour
e, In: 2015 IEEE 24th International
Symposium on Industrial Ele
troni
s (ISIE), pp. 10941099.
Astudillo, R.; Ruiz-Caballero, D.; Ortmann, M. e Mussa, S. (2008) New symmetri
al hybrid
multilevel d
-a
onverters, In: Power Ele
troni
s Spe
ialists Conferen
e, 2008. PESC
2008. IEEE, pp. 19161922.
Babaei, E.; Alilu, S. e Laali, S. (2014) A new general topology for
as
aded multilevel inver-
ters with redu ed number of omponents based on developed h-bridge, IEEE Transa tions
series-
onne
ted igbts, IEEE Transa
tions on Plasma S
ien
e, 33(4):11981204.
Baker, R. H. (1977a) U.s. patent 4 135 235, In: Synthesizer
ir
uit for generating three-tier
waveforms.
Baker, R. H. (1977b) U.s. patent 4 137 570, In: Waveform synthesizer.
151
Refern
ias Bibliogr
as 152
Baker, R. H. e H., B. L. (1975) Ele tri power onverter, U. S. Patent 3 867 643, USA.
Banaei, M. R. e Salary, E. (2010) New multilevel inverter with redu tion of swit hes and
gate driver, In: 2010 18th Iranian Conferen
e on Ele
tri
al Engineering, pp. 784789.
Barbosa, P.; Steimer, P.; Steinke, J.; Winkelnkemper, M. e Celanovi
, N. (2005) A
tive-
neutral-point-
lamped (anp
) multilevel
onverter te
hnology, In: Power Ele
troni
s and
Appli
ations, 2005 European Conferen
e on, pp. 10 pp.P.10.
Basha, N. K. e Nayeemuddin, M. A. (2013) A new
as
aded multilevel inverter with less
(IJRET).
Bats hauer, A.; Perin, A.; Mussa, S. e Heldwein, M. (2010) Evaluation of the hybrid four-
level onverter employing half-bridge modules for two dierent modulation s hemes, In:
Applied Power Ele
troni
s Conferen
e and Exposition (APEC), 2010 Twenty-Fifth An-
nual IEEE, pp. 909914.
Bhagwat, P. M. e Stefanovi
, V. (1983) Generalized stru
ture of a multilevel pwm inverter,
parison methods, In: Power Ele
troni
s Spe
ialists Conferen
e, 1996. PESC '96 Re
ord.,
27th Annual IEEE, vol. 2, pp. 18721878 vol.2.
Boora, A.; Nami, A.; Zare, F.; Ghosh, A. e Blaabjerg, F. (2010) Voltage-sharing
onverter
to supply single-phase asymmetri al four-level diode- lamped inverter with high power
fa
tor loads, Power Ele
troni
s, IEEE Transa
tions on, 25(10):2507 2520.
Bose, B. (2013) Global energy s
enario and impa
t of power ele
troni
s in 21st
entury,
pro esses in power onvertors, Ele tri al Engineers, Pro eedings of the Institution of,
122(5):507513.
Bru
kner, T. e Bemet, S. (2001) Loss balan
ing in three-level voltage sour
e inverters ap-
plying a
tive np
swit
hes, In: Power Ele
troni
s Spe
ialists Conferen
e, 2001. PESC.
2001 IEEE 32nd Annual, vol. 2, pp. 11351140 vol.2.
Refern
ias Bibliogr
as 153
Bru kner, T.; Bernet, S. e Guldner, H. (2005) The a tive np onverter and its loss-balan ing
metri
al hybrid multilevel d
-a
onverters using the pd-
sv modulation, In: Industrial
Ele
troni
s, 2008. IECON 2008. 34th Annual Conferen
e of IEEE, pp. 33273332.
Carrara, G.; Gardella, S.; Mar
hesoni, M.; Salutari, R. e S
iutto, G. (1992) A new multilevel
pwm method: a theoreti
al analysis, Power Ele
troni
s, IEEE Transa
tions on, 7(3):497
505.
Caval anti, M. C.; da Silva, E.; Boroyevi h, D.; Dong, W. e Ja obina, C. B. (2003) A feasible
loss model for IGBT in soft-swit
hing inverters, In: Pro
. IEEE PESC, pp. 18451850.
Ceglia, G.; Grau, V.; Guzman, V.; San
hez, C.; Ibanez, F.; Walter, J.; Millan, A. e Gimenez,
Pro
eedings of the Fifth IEEE International Cara
as Conferen
e on, vol. 1, pp. 212218.
Chan, P.; Chung, H.-H. e Hui, S. (2009) A generalized theory of boundary
ontrol for a
single-phase multilevel inverter using se ond-order swit hing surfa e, Power Ele troni s,
multilevel inverter, In: Emerging Te
hnology Trends in Ele
troni
s, Communi
ation and
Networking (ET2ECN), 2012 1st International Conferen
e on, pp. 17.
Chen, J. P.; Ru, F.; He, Y. Y. e Xiao-lane, M. (2008) On novel stru
ture of multilevel d
-link
inverter, In: 2008 Chinese Control and De
ision Conferen
e, pp. 15161520.
Choi, N.; Cho, J. e Cho, G. H. (1991) A general
ir
uit topology of multilevel inverter, In:
Power Ele
troni
s Spe
ialists Conferen
e, 1991. PESC '91 Re
ord., 22nd Annual IEEE,
pp. 96103.
Veloso, Campos I.
Refern
ias Bibliogr
as 154
auxiliary resonant pole
on
epts, In: Industry Appli
ations Conferen
e, 2001. Thirty-
Sixth IAS Annual Meeting. Conferen
e Re
ord of the 2001 IEEE, vol. 3, pp. 17311738
vol.3.
Dijkhuizen, F. e Duarte, J. (2004) Basi auxiliary resonant pole (arp) applied to three-level
nested
ells swit
hing leg, In: Power Ele
troni
s Spe
ialists Conferen
e, 2004. PESC 04.
2004 IEEE 35th Annual, vol. 6, pp. 44344440 Vol.6.
Ding, K.; ping Zou, Y.; Wang, Z.;
hao Wu, Z. e Zhang, Y. (2003) A new diode-
lamp
as
ade multilevel
onverter, In: Industrial Ele
troni
s So
iety, 2003. IECON '03. The
29th Annual Conferen
e of the IEEE, vol. 3, pp. 25662569 Vol.3.
Dordevi
, O.; Jones, M. e Levi, E. (2013) A
omparison of
arrier-based and spa
e ve
tor
pwm te hniques for three-level ve-phase voltage sour e inverters, Industrial Informati s,
do Cear.
Ewan huk, J.; Haque, R. U.; Knight, A. e Salmon, J. (2012) Three phase ommon-mode
winding voltage elimination in a three-limb ve-level
oupled indu
tor inverter, In: 2012
IEEE Energy Conversion Congress and Exposition (ECCE), pp. 47944801.
Feldman, R.; Watson, A. J.; Clare, J. C.; Wheeler, P. W.; Trainer, D. R. e Crookes, R. W.
(2012) D fault ride-through apability and stat om operation of a hybrid voltage sour e
onverter arrangement for hvd power transmission and rea tive power ompensation,
In: Power Ele
troni
s, Ma
hines and Drives (PEMD 2012), 6th IET International Con-
feren
e on, pp. 15.
Flairty, C. W. (1962) A 50-kva adjustable-frequen
y 24-phase
ontrolled re
tier inverter,
frequen
y using three-level a
tive-snp
onverter, In: Power Ele
troni
s and Appli
ations,
2009. EPE '09. 13th European Conferen
e on, pp. 17.
Flori
au, D.; Flori
au, E. e Gateau, G. (2011) New multilevel
onverters with
oupled indu
-
Refern
ias Bibliogr
as 155
tors: Properties and
ontrol, IEEE Transa
tions on Industrial Ele
troni
s, 58(12):5344
5351.
Gopinath, A.; Mohamed, A. e Baiju, M. R. (2009) Fra tal based spa e ve tor pwm for
multilevel inverters:a novel approa h, Industrial Ele troni s, IEEE Transa tions on,
56(4):12301237.
Hausmann, R. e Barbi, I. (2009) Three-phase multilevel bidire
tional d
-a
onverter using
three-phase
oupled indu
tors, In: 2009 IEEE Energy Conversion Congress and Exposi-
tion, pp. 21602167.
Hiller, M.; Krug, D.; Sommer, R. e Rohner, S. (2009) A new highly modular medium
voltage
onverter topology for industrial drive appli
ations, In: Power Ele
troni
s and
Appli
ations, 2009. EPE '09. 13th European Conferen
e on, pp. 110.
Ilves, K.; Taner, F.; Norrga, S.; Antonopoulos, A.; Harnefors, L. e Nee, H. P. (2015) A
submodule implementation for parallel onne tion of apa itors in modular multilevel
inverter with voltage boosting apa ity, International Journal of Resear h in Engineering
Kai, D.; Yun-ping, D.; Zheng-ying, C.; Zhi- hao, W.; Fei, L. e Xiang-lian, X. (2004) A
novel single-phase 5-level asymmetri
inverter, In: Power Ele
troni
s and Motion Control
Conferen
e, 2004. IPEMC 2004. The 4th International, vol. 2, pp. 793798 Vol.2.
Kou, X.; Corzine, K. A. e Familiant, Y. L. (2002) Full binary
ombination s
hema for oating
voltage sour
e multi-level inverters, In: Industry Appli
ations Conferen
e, 2002. 37th IAS
Annual Meeting. Conferen
e Re
ord of the, vol. 4, pp. 23982404 vol.4.
Kouro, S.; Malinowski, M.; Gopakumar, K.; Pou, J.; Franquelo, L.; Wu, B.; Rodriguez, J.;
Perez, M. e Leon, J. (2010) Re ent advan es and industrial appli ations of multilevel
Lee, Y.-H.; Kim, R.-Y. e Hyun, D.-S. (1999) A novel svpwm strategy onsidering d -link
balan
ing for a multi-level voltage sour
e inverter, In: Applied Power Ele
troni
s Confe-
ren
e and Exposition, 1999. APEC '99. Fourteenth Annual, vol. 1, pp. 509514 vol.1.
Lesni
ar, A. e Marquardt, R. (2003) An innovative modular multilevel
onverter topology
suitable for a wide power range, In: Power Te
h Conferen
e Pro
eedings, 2003 IEEE
Bologna, vol. 3, pp. 6 pp. Vol.3.
Lezana, P. e Rodriguez, J. (2007) Mixed multi
ell
as
aded multilevel inverter, In: 2007
IEEE International Symposium on Industrial Ele
troni
s, pp. 509514.
Li, J.; Huang, A.; Bhatta
harya, S. e Tan, G. (2009) Three-level a
tive neutral-point-
lamped
(anp
)
onverter with fault tolerant ability, In: Applied Power Ele
troni
s Conferen
e and
Exposition, 2009. APEC 2009. Twenty-Fourth Annual IEEE, pp. 840845.
Manjrekar, M. D. e Lipo, T. A. (1998) A hybrid multilevel inverter topology for drive ap-
Applied Power Ele
troni
s Conferen
e and Exposition, 1998. APEC '98.
pli
ations, In:
Conferen
e Pro
eedings 1998., Thirteenth Annual, vol. 2, pp. 523529 vol.2.
Mar
hesoni, M. (1989) High performan
e
urrent
ontrol te
hniques for appli
ations to mul-
tilevel high power voltage sour
e inverters, In: Power Ele
troni
s Spe
ialists Conferen
e,
1989. PESC '89 Re
ord., 20th Annual IEEE, pp. 672682 vol.2.
Mar
hesoni, M.; Mazzu
helli, M. e Ten
oni, S. (1988) A non
onventional power
onverter
for plasma stabilization, In: Power Ele
troni
s Spe
ialists Conferen
e, 1988. PESC '88
Re
ord., 19th Annual IEEE, pp. 122129 vol.1.
Mariethoz, S. e Rufer, A. (2004) New
ongurations for the three-phase asymmetri
al mul-
tilevel inverter, In: Industry Appli
ations Conferen
e, 2004. 39th IAS Annual Meeting.
Conferen
e Re
ord of the 2004 IEEE, vol. 2, pp. 828 835 vol.2.
Marquardt, R. (2010) Modular multilevel
onverter: An universal
on
ept for hvd
-networks
and extended d
-bus-appli
ations, In: Power Ele
troni
s Conferen
e (IPEC), 2010 In-
ternational, pp. 502507.
Matsui, K.; Ueda, F.; Tsuboi, K.; Iwata, K. e Kobayashi, T. (1996) Parallel
onne
tions
of pulsewidth modulated np
onverters using
urrent sharing rea
tors, In: Industrial
Ele
troni
s, Control, and Instrumentation, 1996., Pro
eedings of the 1996 IEEE IECON
22nd International Conferen
e on, vol. 3, pp. 17761783 vol.3.
Refern
ias Bibliogr
as 157
Mazzu helli, M.; Puglisi, L. e S iutto, G. (1981) Pwm systems in power onverters: An
extension of the subharmoni method, IEEE Transa tions on Industrial Ele troni s
sour
e inverters, In: Power Ele
troni
s Spe
ialists Conferen
e, 1992. PESC '92 Re
ord.,
23rd Annual IEEE, pp. 397403 vol.1.
Mihala
he, L. (2006) A hybrid 2/3 level
onverter with minimum swit
h
ount, In:Industry
Appli
ations Conferen
e, 2006. 41st IAS Annual Meeting. Conferen
e Re
ord of the 2006
IEEE, vol. 2, pp. 611618.
Mizukoshi, M. (1999) U.s. patent 6 005 787, In: Multilevel Power Converter In
luding Swit-
hing Cir
uits, pp. 1585 1591.
Morgan, R. E. e Hoft, R. G. (1964) Magneti
-s
r amplier with lo
k-out
ontrols for
syn hronizing and prote tion, IEEE Transa tions on Communi ation and Ele troni s,
83(73):371373.
Muniz, J. H. G.; da Silva, E. R. C.; da Nbrega, R. B. e dos Santos, E. C. (2013) An
improved pulse-width-modulation for the modied hybrid 2/3-level
onverter, In: 2013
Brazilian Power Ele
troni
s Conferen
e, pp. 248253.
Muniz, J. H. G.; da Silva, E. R. C.; Andrade, A. S. e dos Santos, E. C. (2015) A new ve-level
half-bridge based on a hybrid a tive neutral point lamped/ying d -sour e inverter, In:
2015 IEEE Energy Conversion Congress and Exposition (ECCE), pp. 36013606.
Muniz, J. H. G.; da Silva1, E. R. C.; dos Santos Jr, E. C. e Bueno, D. A. A. (2016) Pulse-
Ele troni s.
Nabae, A.; Takahashi, I. e Akagi, H. (1981) A new neutral-point- lamped pwm inverter,
Nami, A.; Zare, F.; Ghosh, A. e Blaabjerg, F. (2011) A hybrid as ade onverter topology
with series- onne ted symmetri al and asymmetri al diode- lamped h-bridge ells, Power
ters for hvd appli ations: Review on onverter ells and fun tionalities, IEEE Transa -
swit hed voltage sour e inverter with zero neutral point potential, Power Ele troni s,
multilevel voltage sour
e inverters, In: Power Ele
troni
s Spe
ialists Conferen
e, 2004.
PESC 04. 2004 IEEE 35th Annual, vol. 6, pp. 42204225 Vol.6.
Oliveira Jr, A. S.; Silva, E. R. C. d. e Ja
obina, C. B. (2006) Inversor de tres niveis
om um
ontrol in thyristor inverters: Part ii voltage ontrol te hniques, IEEE Transa tions
inverter with separate d sour es for stati var generation, Industry Appli ations, IEEE
multi-level inverters, In: 2007 IEEE International Symposium on Industrial Ele
troni
s,
pp. 389394.
and output harmoni
performan
es, IEEE Transa
tions on Power Ele
troni
s, 22(3):967
977.
formerless, single d
-input, d
-a
7-levels boost
onverter for pv appli
ations, In: North
Refern
ias Bibliogr
as 159
ontrols, and appli
ations, Industrial Ele
troni
s, IEEE Transa
tions on, 49(4):724738.
Rodriguez, J.; Franquelo, L.; Kouro, S.; Leon, J.; Portillo, R.; Prats, M. e Perez, M. (2009)
Multilevel onverters: An enabling te hnology for high-power appli ations, Pro eedings
onverter, In: 2008 IEEE Power Ele
troni
s Spe
ialists Conferen
e, pp. 21462151.
Ruiz-Caballero, D.; Ramos-Astudillo, R.; Mussa, S. e Heldwein, M. (2010) Symmetri
al hy-
dos Santos, E. C. (2005) Estratgia Generalizada de Modulao por Lagura de Pulso para
dos Santos, E. C.; Muniz, J. H. G. e da Silva, E. R. C. (2011) 2l3l inverter, In: XI Brazilian
Power Ele
troni
s Conferen
e, pp. 924929.
dos Santos, E. C.; Muniz, J. H. G.; da Silva, E. R. C. e Ja
obina, C. B. (2012) Nested
multilevel
ongurations, In: 2012 IEEE Energy Conversion Congress and Exposition
(ECCE), pp. 324329.
d. Santos, E. C.; Muniz, J. H. G.; da Silva, E. R. C. e Ja
obina, C. B. (2015) Nested
onjun
tion with reversible variable speed a.
. drives, Brown Boweri Rev., 51(8):555?577.
Seixas, P. F.; Mendes, M. A. S.; Donoso-Gar
ia, P. e Lima, A. M. N. (2000) A spa
e
ve
tor pwm method for three-level voltage sour
e inverters, In: Applied Power Ele
troni
s
Conferen
e and Exposition, 2000. APEC 2000. Fifteenth Annual IEEE, vol. 1, pp. 549
555 vol.1.
Refern
ias Bibliogr
as 160
da Silva, E. R. C.; Muniz, J. H. G.; dos Santos, E. C.; Silva, R. N. A. e Barreto, L. H. (2013)
Capa itor balan e in a ve-level based halfbridge onverter by use of a mixed a tive- ell,
In: 2013 IEEE Energy Conversion Congress and Exposition, pp. 414419.
da Silva, J. C. L.; da Silva, E. R. C. e Muniz, J. H. G. (2014) Inversor monofsi
o 2l3l
om
562568.
Silva, R. N. A. L.; Barreto, L. H. S. C.; Oliveira, D.; Henn, G. A. L.; Pra a, P.; Heldwein,
onverter, In: IECON 2006 - 32nd Annual Conferen
e on IEEE Industrial Ele
troni
s,
pp. 20312036.
Solas, E.; Abad, G.; Barrena, J. A.; Aurtenetxea, S.; Cr ar, A. e Zaj? , L. (2013) Modular
multilevel onverter with dierent submodule on epts 2014;part i: Capa itor voltage
balan
ing method, IEEE Transa
tions on Industrial Ele
troni
s, 60(10):45254535.
Steimer, P. (2010) Enabled by high power ele
troni
s - energy e
ien
y, renewables and
smart grids, In: Power Ele
troni
s Conferen
e (IPEC), 2010 International, pp. 1115.
Steinke, J. K. (1988) Control strategy for a three phase a
tra
tion drive with three-level
gto pwm inverter, In: Power Ele
troni
s Spe
ialists Conferen
e, 1988. PESC '88 Re
ord.,
19th Annual IEEE, pp. 431438 vol.1.
Su, G.-J. (2005) Multilevel d
-link inverter, IEEE Transa
tions on Industry Appli
ations,
41(3):848854.
Su, G.-J. e Adams, D. J. (2001) Multilevel d
link inverter for brushless permanent magnet
motors with very low indu
tan
e, In: Industry Appli
ations Conferen
e, 2001. Thirty-
Sixth IAS Annual Meeting. Conferen
e Re
ord of the 2001 IEEE, vol. 2, pp. 829834
vol.2.
Suh, B.-S. e Hyun, D.-S. (1997) A new n-level high voltage inversion system, IEEE Transa -
overview of topologies and modulation strategies, In: Optimization of Ele
tri
al and Ele
-
Refern
ias Bibliogr
as 161
troni
Equipments, 1998. OPTIM '98. Pro
eedings of the 6th International Conferen
e
on, vol. 2, pp. AD11AD24.
Tang, Q.; Czarkowski, D.; Yang, X. e Lu, S. (2009) A new diode-
lamping multilevel
onver-
ter with redu
ed devi
e
ount and d
voltage balan
ing
ontrol, In: 2009 IEEE Energy
Conversion Congress and Exposition, pp. 31163123.
Tei
hmann, R. e Bernet, S. (2003) Three-level topologies for low voltage power
onverters
in drives, tra
tion and utility appli
ations, In: Industry Appli
ations Conferen
e, 2003.
38th IAS Annual Meeting. Conferen
e Re
ord of the, vol. 1, pp. 160167 vol.1.
Ueda, F.; Matsui, K.; Asao, M. e Tsuboi, K. (1995) Parallel-
onne
tions of pulsewidth modu-
lated inverters using urrent sharing rea tors, IEEE Transa tions on Power Ele troni s,
10(6):673679.
Vafakhah, B.; Ewan
huk, J. e Salmon, J. (2010) Multi-
arrier interleaved pwm strategies for
a new ve-level np
inverter using a 3-phase
oupled indu
tor, In: 2010 IEEE Energy
Conversion Congress and Exposition, pp. 23122319.
Veenstra, M. e Rufer, A. (2003) Control of a hybrid asymmetri
multi-level inverter for
om-
38th IAS Annual Meeting. Conferen
e Re
ord of the, vol. 1, pp. 190197 vol.1.
Velaerts, B.; Mathys, P.; Tatakis, E. e Bingen, G. (1988) A novel approa
h to the genera-
tion and optimization of three-level pwm wave forms for indu tion motor inverters, In:
Power Ele
troni
s Spe
ialists Conferen
e, 1988. PESC '88 Re
ord., 19th Annual IEEE,
pp. 12551262 vol.2.
Villanueva, E.; Correa, P.; Rodriguez, J. e Pa as, M. (2009) Control of a single-phase as-
aded h-bridge multilevel inverter for grid- onne ted photovoltai systems, Industrial
balan ing, ride-through enhan ement, and ommon-mode voltage elimination, Industrial
e Rotondo, P. (2007) A four-level onverter with optimized swit hing patterns for high-
speed ele
tri
drives, In: Power Ele
troni
s Spe
ialists Conferen
e, 2007. PESC 2007.
Refern
ias Bibliogr
as 162
ve
tor pwm: prin
iple and appli
ation, In: Power Ele
troni
s and Drive Systems, 2001.
Pro
eedings., 2001 4th IEEE International Conferen
e on, vol. 1, pp. 276281 vol.1.
Xiaoming Yuan, I. B. (2000) Fundamentals of a new diode
lamping multilevel inverter,
two
lamping diodes, In: 2005 IEEE 36th Power Ele
troni
s Spe
ialists Conferen
e, pp.
425430.