DISEO DE UNA UNIDAD ARITMTICO-LGICA SIMPLE

Objetivos:

Afianzar el conocimiento de los dispositivos lgicos modulares.

Disear circuitos combinacionales utilizando lgica modular.
Conocer el funcionamiento y disear unidades aritmticas lgicas.
Utilizar software de diseo en modalidad captura de esquemticos y de
simulacin.
Implementar circuitos digitales utilizando el software logisim

EQUIPOS Y ELEMENTOS NECESARIOS:

Software de diseo digital logisim

PREINFORME:
Realice el diseo de la unidad aritmtica lgica que le corresponde segn su
grupo de trabajo, utilice bloques bsicos de diseo como compuertas,
multiplexores, decodificadores, semi-sumadores y sumadores completos. En el
preinforme debe explicar claramente el diseo (jerrquico) y presentar el diagrama
de bloques.

La unidad lgica a implementar debe codificar los nmeros utilizando

complemento a dos. Las entradas son dos nmeros a 4 bits (A y B) y la salida es
otro nmero de cuatro bits (Z).

Adems se tienen las entradas de control (M, X2, X1, X0) que sirven para definir el
tipo de operacin a realizar. Recuerde que la ALU debe generar tambin las
salidas de acarreo y desbordamiento (C_Out y Overflow).
 A B
4 4

M
X0 CO
X1 OV
X2

Las operaciones a realizar por la ALU estn dadas por la siguiente tabla:

Tabla No 1
X2 X1 X0 ALU0
Para M=0 (Operaciones lgicas)
0 0 x A or B
0 1 x A
1 0 x A or B
1 1 x A XOR B
Para M=1 (Operaciones aritmticas)
0 0 0 A + B
0 0 1 A-B
0 1 0 A +B
0 1 1 B
1 0 0 A B+1
1 0 1 B A
1 1 0 A
1 1 1 A+B+1

La unidad a disear depende del residuo (o mdulo) de la suma de los ltimos dos
dgitos de la cdula de los integrantes del grupo dividido cuatro. Si W y V son los
ltimos dgitos, la unidad a disear se calcula as: (W+V) mod 4.
Jerarqua de la ALU.

Nivel 1

Figura 1

Circuito ALU
En la figura 1 se muestra una unidad aritmtico lgica (ALU) con 4 entradas de
seleccin (M, X1, X2, X3) a 1 bit que funciona con base en la tabla 1, donde M=0
realiza las parte lgica y M=1 la parte aritmtica de la ALU, para 2 entradas (A, B)
y una salida (Z) a 4 bits.
Nivel 2

Figura 2

En la figura 2 se puede observar la unidad aritmtica y la unidad lgica, donde se

activar uno u otra dependiendo de la entrada de seleccin (M) del multiplexor.
Adicionalmente se tiene que la salida de desbordamiento (OVF) y acarreo de
salida (Cout) solo se activaran para la unidad aritmtica, esto se logr con el
arreglo de dos multiplexores como puede verse en la figura.

Nivel 3
Unidad Lgica (LU) 4 bits
Figura 3

En la figura 3 se tiene un arreglo de 4 unidades lgicas una para cada bit de las
entradas (A, B), donde con la ayuda de un bus se agrupan los bits que
representan la salida.

Unidad aritmtica (AU) 4 bits

Figura 4

Se tiene en la figura 4 una unidad aritmtica (AU) con una salida de 4 bits esta a
su vez est conformado por una AU a cada bit, un acarreo de entrada (Cgen) y un
bloque de incremento (suma 1) conectados al bit menos significativo segn la
tabla 2, adems se tiene un indicador de desbordamiento y de acarreo de salida.
Tabla 2

X2 X1 X0 Z An Bn Cge i
0 0 0 A + B A ~ n0 0
0 0 1 A-B A B
~ 1 0
0 1 0 A +B ~ B
B 0 0
0 1 1 B A
0 B 0 0
1 0 0 A B+1 A ~ 1 1
1 0 1 B A A B
~ 1 0
1 1 0 A A B
0 0 0
1 1 1 A+B+1 A B 0 1

Nivel 4

Unidad Lgica (LU) 1 bit

Figura 5
El circuito de la figura 5 representa las funciones lgicas pedidas en la tabla 1,
donde dependiendo de las entradas de (X2 y X1) sin importar el valor de X3 se
escoge la operacin requerida.

Unidad aritmtica (AU) 1bit

Figura 6

La figura 6 se observa como est conformada la unidad aritmtica, donde las

entradas del multiplexor estn acondicionada a los valores (An y Bn) de la tabla 2,
una entrada de acarreo (Cin) y un valor de incremento (i), tambin se tienen dos
sumadores para realizar las operaciones mencionadas en dicha tabla.

Circuito Cgen
Figura 7

El circuito de la figura 7 satisface los valores de la columna Cgen de la tabla 2

para completar y hacer postile las operaciones indicadas, cabe mencionar que los
valores dichos son sumados a la AU del bit menos significativo.

Circuito incremento (+1)

Figura 8

En la figura 8 se tiene el circuito que ayuda a completar la operacin de sumar 1 al

bit menos significativo, este se necesit para poder satisfacer las operaciones de
la columna Z de la tabla 2 ya que el Cgen en este caso no era suficiente para
realizar las expresiones: AB+1 y A+B+1