UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

FACULTAD DE INGENIERA ELECTRNICA, ELCTRICA Y

TELECOMUNICACIONES

TEMA:
Laboratorio N 01: Funciones Lgicas:
Fundamentos

ALUMNO:
Servn Ventura, Francis Dmaris

CDIGO:
14190217

ESCUELA:
E.A.P. Ingeniera Elctrica

2017
 Laboratorio N 01: Funciones Lgicas: Fundamentos

Objetivos:
Implementar y comprobar las funciones lgicas a nivel de interruptores
electromecnicos.
Verificar que los transistores BJT y MOSFET son los elementos la base para la
implementacin de las funciones lgicas en la electrnica digital.
Utilizando el programa de simulacin PROTEUS, implementar las funciones
lgicas bsicas a nivel de los conmutadores y transistores, reforzando sus
fundamentos de operacin.

Introduccin terica:

Las caractersticas de operacin de un rel.

El Rel:
El rel relevador es un dispositivo
electromagntico. Funciona como un interruptor
controlado por un circuito elctrico en el que, por
medio de una bobina y un electroimn, se
acciona un juego de uno o varios contactos que
permiten abrir o cerrar otros circuitos elctricos
independientes.

Funcionamiento:
El electroimn hace girar la armadura verticalmente al ser alimentada,
cerrando los contactos dependiendo de si es N.A N.C (normalmente abierto
o normalmente cerrado). Si se le aplica un voltaje a la bobina se genera un
campo magntico, que provoca que los contactos hagan una conexin. Estos
contactos pueden ser considerados como el interruptor, que permite que la
corriente fluya entre los dos puntos que cerraron el circuito.

La operacin del Transistor BJT como interruptor electrnico.

 Para conseguir que acte tu transistor BJT
como interruptor se establece un circuito en
configuracin de emisor comn, es decir, la
patilla correspondiente al emisor de tu
transistor ir a tierra (que es el nodo comn), la
del colector estar unida con el elemento que
quieres gestionar y la patilla de la base (que es
la que controla que la corriente fluya o no) ir
unida al microcontrolador o al elemento que decide cundo debe pasar o no
la corriente. As cuando actives el transistor (que en un BJT se traduce en
que pase una pequea corriente por la base) una corriente mayor fluir entre
emisor y colector.

La operacin del Transistor MOSFET como interruptor electrnico.

Mosfet (Metal Oxide Semiconductor Field Effect Transistor -Transistor de efecto de

campo semiconductor Oxido Metlico)

Tipos de Transistores
Los transistores MOSFET se
dividen en dos tipos
fundamentales dependiendo de
cmo se haya realizado el
dopaje:

Tipo nMOS: Sustrato de

tipo p y difusiones de tipo
n.
Tipo pMOS: Sustrato de tipo n y difusiones de tipo p

Funcionamiento como interruptores

Caractersticas

Los voltajes de transmisin aplicados a la terminal de compuerta

de un transistor MOSFET puede utilizarse para encender o apagar
dichos transistores.
Permitir el paso de corrientes altas y bajas.
En Electrnica Digital limita la transmisin de estados lgicos de
un circuito

Aplicaciones
 Se han reemplazado a los transistores bipolares especialmente en
los ambientes elctricos de mucha carga que destruiran a los
transistores bipolares.

En Electrnica digital una vez bloqueado el flujo de la corriente

directa (CD) por el canal, los transistores MOSFET reducen el
consumo de energa y permiten las impedancias grandes,
teniendo como resultado una alta capacidad de diseminacin

Material y Equipo Utilizado:

Simulacin en Proteus

Procedimiento:
1. Manejo de rels
Implemente en Proteus ISIS, el circuito de la figura siguiente. Observe que la
lmpara est conectada con el interruptor NA (normalmente abierto) del
rel.

Manipule el estado del interruptor SW y observe el comportamiento del rel

y la lmpara, para completar los datos de la tabla siguiente.

CONTROL SW1 ESTADO DE REL ESTADO DE LMPARA

ON NA ON

OFF NA OFF
 Grafico 1

Grfico 2

Ahora, desconecte la lmpara de NA y conectar a NC (normalmente

cerrado), manipule el estado del interruptor SW, observe el
comportamiento del rel y la lmpara para completar los datos de la
tabla siguiente.

CONTROL SW1 ESTADO DE REL ESTADO DE LMPARA

OFF NC ON

ON NC OFF

Grfico 3
 Grfico
4

Observaciones:
En el grfico 1:
Switch 1 cerrado, rel normalmente abierto. La corriente sigue la
direccin de la batera 1, pasa por el switch cerrado y se dirige al rel
pasando por la lmpara, encendindola.
En el grfico 2:
Switch 1 abierto, rel normalmente abierto. La corriente no pasa por el
switch y en el rel tampoco hay corriente por lo cual la lmpara est
apagada.
En el grfico 3:
Switch 1 abierto, rel normalmente cerrado. La corriente sigue la
direccin de la batera 2, pasa por el rel cerrado y se dirige a la
lmpara, encendindola.
En el grfico 4:
Switch 1 cerrado, rel normalmente cerrado. La corriente no pasa por el
switch y en el rel tampoco hay corriente por lo cual la lmpara est
apagada.
2. Circuitos Lgicos a nivel de conmutadores fsicos
a. Circuito lgico AND:
Implemente en Proteus ISIS, el circuito de la figura siguiente.

Manipule el estado de los interruptores (SW-A y SW-B), observe y anote el

estado de la lmpara en la tabla siguiente.

VARIABLES DE CONTROL RESPUESTA

SW-A SW-B ESTADO DE LMPARA

OFF OFF OFF

OFF ON OFF

ON OFF OFF
 ON ON ON

Grfico a.1
Grfico a.2

Grfico a.3
Grfico a.4

b. Circuito Lgico OR:

Implemente en Proteus ISIS, el circuito de la figura siguiente.

Manipule el estado
de los interruptores (SW-A y SW-B), observe y anote el estado de la
lmpara en la tabla siguiente.

VARIABLES DE CONTROL RESPUESTA

SW-A SW-B ESTADO DE LMPARA

OFF OFF OFF

 OFF ON ON

ON OFF ON

ON ON ON

Grfico b.1
Grfico b.2

Grfico b.3 Grfico b.4

c. Circuito lgico NOT

Implemente en Proteus ISIS, el circuito de la figura siguiente.

Manipule el estado del interruptor (SW-A), observe y anote el estado de la

lmpara en la tabla siguiente.

VARIABLE DEL CONTROL RESPUESTA

SW-A ESTADO DE LMPARA

 OFF ON

ON OFF

Grfico c.1

Grfico c.2

d. Circuito Lgico NAND

Implemente en Proteus ISIS, el circuito de la figura siguiente.

Manipule el estado de los

interruptores (SW-A y SW-B), observe y anote el estado de la lmpara en la
tabla siguiente.

VARIABLES DE CONTROL RESPUESTA

SW-A SW-B ESTADO DE LMPARA

OFF OFF ON

OFF ON ON
 ON OFF ON

ON ON OFF

Grfico d.1
Grfico d.2

Grfico d.3 Grfico d.4

e. Circuito Lgico NOR

Implemente en Proteus ISIS, el circuito de la figura siguiente.

Manipule el estado de los interruptores (SW-A y SW-B), observe y anote el

estado de la lmpara en la tabla siguiente.

VARIABLES DE CONTROL RESPUESTA

SW-A SW-B ESTADO DE LMPARA

OFF OFF ON

OFF ON OFF
 ON OFF OFF

ON ON OFF

Grfico e.1
Grfico e.2

Grfico e.3
Grfico e.4

f. Circuito lgico XOR a nivel de conmutadores fsicos:

g.
Implemente en Proteus ISIS, el circuito de la figura siguiente.

Manipule el estado de los

interruptores (SW-A
y SW-B), observe y anote el estado de la lmpara en la tabla siguiente.

VARIABLES DE CONTROL RESPUESTA

SW-A SW-B ESTADO DE LMPARA

OFF OFF OFF

 OFF ON ON

ON OFF ON

ON ON OFF

Grfico f.1 Grfico f.2

Grfico f.3 Grfico f.4

h. Circuito lgico XNOR a nivel de conmutadores fsicos:

Implemente en Proteus ISIS, el circuito de la figura siguiente.

Manipule el estado de los interruptores (SW-A y SW-B), observe y anote el

estado de la lmpara en la tabla siguiente.

VARIABLES DE CONTROL RESPUESTA

SW-A SW-B ESTADO DE LMPARA

OFF OFF ON

OFF ON OFF
 ON OFF OFF

ON ON ON

Grfica g.1 Grfica g.2

Grfica g.3 Grfica g.4

3. Circuitos Lgicos a nivel de conmutadores electrnicos

a. Funcin lgica NOT a nivel de transistores MOSFET
Implemente el circuito de la figura siguiente.
Manipule el estado del interruptor SW1 y anote en la tabla el valor
que mide el voltmetro.

VARIABLE DE
RESPUESTA EN VOLTMETRO
CONTROL
MEDIDA EN
SWITCH 1 ESTADO LGICO
VOLTIOS
0V (tierra) 5V ON
5V (fuente) 0V OFF
 VARIABLES DE CONTROL RESPUESTA EN VOLTMETRO

SW-2 SW-3 MEDIDA EN ESTADO

VOLTIOS LGICO
0 V (tierra) 0 V (tierra) 5V ON

0 V (tierra) 5 V (fuente) 4.66 V ON

5 V (fuente) 0 V (tierra) 4.66 V ON

5 V (fuente) 5 V (fuente) 0V OFF

Grfica 3.a.1 Grafica 3.a.2

b. Funcin lgica NAND a nivel

de transistores
MOSFET
Implemente el circuito de la figura
siguiente.
Manipule el estado de los
interruptores (SW2 y SW3) y
anote en la tabla el valor que mide el
voltmetro.
 VARIABLES DE CONTROL RESPUESTA EN VOLTMETRO

SW-4 SW-5 MEDIDA EN ESTADO

VOLTIOS LGICO
0 V (tierra) 0 V (tierra) 5V ON

0 V (tierra) 5 V (fuente) 0V OFF

5 V (fuente) 0 V (tierra) 0V OFF

5 V (fuente) 5 V (fuente)

Grfica 3.b.1 Grfica 3.b.2

Grfica 3.b.1 Grfica

3.b.2

c. Funcin lgica NOR a nivel de transistores MOSFET

Implemente el circuito de la figura siguiente.
Manipule el estado de los interruptores (SW4 y SW5) y anote en la
tabla el valor que mide el voltmetro.
Grfica 3.c.1
Grfica 3.c.2

Grfica 3.c.3
Grfica 3.c.4

d. Funcin lgica NAND a nivel de transistores BIPOLARES

Implemente el circuito de la figura siguiente.
Manipule el estado de los interruptores (SW6 y SW7) y anote en la
tabla el estado el LED (D3) y el valor que mide el voltmetro.


VARIABLES DE CONTROL RESPUESTA

SW-6 SW-7 LED MEDIDA EN VOLTIOS

0 V (tierra) 0 V (tierra) OFF 4.99 V

0 V (tierra) 5 V (fuente) OFF 4.99 V

5 V (fuente) 0 V (tierra) OFF 4.99 V

5 V (fuente) 5 V (fuente) ON 0.36 V

Grfica 3.d.1
Grfica 3.d.2

Grfica 3.d.3
Grfica 3.d.4

Observaciones
Podemos tener las compuertas lgicas a partir del diseo de un circuito con
elementos bsicos, esto hace que tengamos los circuitos integrados.
Circuitos basados en transistores MOSFET y BIPOLARES que
implementen la funcin lgica NAND tri-state.

Salidas Lgicas Tri-estado

Una salida con tres estados posibles es una salida Tri-Estado o Tri-State. Los
tres estados son conocidos como Alto (1), Bajo (0) y de Alta Impedancia o
Hi-Z. Los dispositivos que utilizan estas salidas constan de una entrada
adicional llamada habilitacin o Enable para establecer las salidas del
dispositivo en el estado de alta impedancia.

En el estado de Alta Impedancia, la salida se comporta como si aun no

estuviera conectada al circuito, excepto por una pequea corriente de fuga
que puede fluir hacia adentro o hacia afuera de la Terminal de salida.

Los dispositivos con salidas de tres estados se disean normalmente de

modo que el retardo de la habilitacin de salida, de Hi-Z a bajo o alto, sea
un poco ms largo que el retardo de deshabilitacin de salida, bajo o alto
hacia Hi-Z.

El concepto entero del tercer estado (Hi-Z) es quitar con eficacia la

influencia del dispositivo del resto del circuito. Si ms de un dispositivo est
conectado elctricamente, poner una salida en Hi-Z el estado es de uso
frecuente prevenir cortocircuitos (cuando un dispositivo conduce arriba (1
lgico) contra otro dispositivo que conduce el punto bajo (0 lgico).

La salida triestado combina las ventajas de los circuitos ttem-pole y de

colector abierto.

Cuando se selecciona el funcionamiento lgico normal, mediante la entrada

de habilitacin, el circuito triestado funciona de la misma forma que una
puerta normal. Cuando el modo de funcionamiento es de alta impedancia, la
salida se desconecta del resto del circuito.

La siguiente figura ilustra el circuito bsico de un inversor triestado TTL.

Cuando la entrada de habilitacin est a nivel bajo, Q2 no conduce y el
circuito de salida funciona en la configuracin ttem- pole normal. Cuando la
entrada de habilitacin est a nivel alto, Q2 conduce. Entonces en el
segundo emisor de Q1 se produce un nivel bajo, haciendo que Q3 y Q5 se
bloqueen y el diodo D1 se polarice en directa, lo que hace que Q4 se
bloquee tambin.

En este caso los transistores ttem-pole actan como un circuito abierto y la

salida est desconectada por completo de la circuitera interna.
Al tratarse de una TTL inversora su equivalente sera el siguiente
dispositivo:

A simple vista podemos ver que la disposicin de

entradas es similar debido a que el dispositivo TTL
consta de una sola entrada y la habilitacin

adicional tpica de un dispositivo Tri-Estado. La tabla de verdad sera la

siguiente:

Enable Entrada Salida

L L Hi-Z
L H Hi-Z
H L L
H H H

Cuando esta tercera entrada esta activada (Enable=1) este acta

como un circuito abierto impidiendo el paso de la seal, o sea, opera como
un inversor normal, debido a que el voltaje en alto en Enable no afecta a Q1
o a D2.

Cuando esta tercera entrada esta desactivada (Enable=0) este acta como
un circuito cerrado permitiendo el paso de la seal, o sea, pasa al estado de
Alta Impedancia, independientemente del estado de la entrada lgica.
Un buffer de tres estados es un circuito utilizado para controlar el paso de
una seal lgica de la entrada a la salida. Algunos buffers de tres estados
tambin invierten la seal de entrada.

Dos de los circuitos con buffers de tres estados que ms comnmente se

utilizan son el 74LS125 y el 74LS126, los cuales se muestran en la figura.
Ambos contienen cuatro buffers de tres estados sin inversin.

Adems existen buffers con salidas de tres estados como el 74LS374 como
el de la figura, que es un registro octal con flip-flops tipo D y salidas de tres
estados. Este tipo de registro puede conectarse a las lneas de un canal
comn, junto con las salidas de otros dispositivos similares, para permitir la
transferencia eficiente de datos sobre el canal.

La explicacin anterior para este tipo de circuitos as como su anlisis y

operacin aplica para tecnologa TTL o CMOS. Un ejemplo de tecnologa
CMOS es el circuito 74HC125.
Conclusiones
El uso de transistores para la construccin de las puertas lgicas se
basa en su utilidad como interruptores rpidos.
Puerta AND con Transistores: Cuando ambos diodos base-emisor
entran en conduccin suficiente para llevarlos a la saturacin, el
voltaje de salida respecto a tierra est prximo a 5 voltios y se puede
usar como lgica alta (1 high) en la familia lgica TTL.
Puerta OR con Transistores: Cuando cualquiera de los diodos base-
emisor entran en conduccin suficiente para llevarlo a la saturacin,
el voltaje del emisor respecto a tierra est prximo a 5 voltios y se
puede usar como lgica alta (1 high) en la familia lgica TTL.
Puerta NAND con Transistores: Cuando ambos diodos base-emisor
entran en conduccin suficiente para llevarlos a la saturacin, el
voltaje del colector respecto a tierra es menor de un voltio y se puede
usar como lgica baja (0 low) en la familia lgica TTL.
Puerta NOR con Transistores: Cuando cualquiera de los diodos base-
emisor entran en conduccin suficiente para llevarlo a la saturacin,
el voltaje del colector respecto a tierra es menor de un voltio y se
puede usar como lgica baja (0 low) en la familia lgica TTL.

Bibliografa:
http://hyperphysics.phy-
astr.gsu.edu/hbasees/Electronic/digcktcon.html#c1
https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema
%209%20Familias%20Logicas%202008%20BYN.pdf
https://www.dte.us.es/docencia/etsii/ii/fc/doc/aula/FCT3