Professional Documents
Culture Documents
INGENIERIA ELECTROMECNICA
ELECTRNICA DIGITAL
PROFESOR.
ING. MARTINEZ AYALA JUAN CARLOS
ALUMNOS
ROBLEDO PREZ JORGE ALBERTO
HERNANDEZ JARAMILLO ANGEL
MARTNEZ AGUILAR ALDO
PREZ RODRGUEZ JORGE
Lgica programada
GAL
Una innovacin del PAL fue la matriz lgica genrica (Generic array logic) o GAL.
Ambas fueron desarrolladas por Lattice Semiconductor en 1985. Este dispositivo
tiene las mismas propiedades lgicas que el PAL, pero puede ser borrado y
reprogramado. La GAL es muy til en la fase de prototipado de un diseo, cuando
un fallo en la lgica puede ser corregido por reprogramacin. Las GALs se
programan y reprograman utilizando un programador OPAL, o utilizando la tcnica
de programacin circuital en chips secundarios.
Algebra de Boole
Es un sistema matemtico deductivo centrado en los valores cero y uno (falso y
verdadero). Un operador binario " " definido en ste juego de valores acepta un
par de entradas y produce un solo valor booleano, por ejemplo, el operador
booleano AND acepta dos entradas booleanas y produce una sola salida
booleana.
Para cualquier sistema algebraico existen una serie de postulados iniciales, de
aqu se pueden deducir reglas adicionales, teoremas y otras propiedades del
sistema, el lgebra booleana a menudo emplea los siguientes postulados:
1. Cerrado. El sistema booleano se considera cerrado con respecto a un
operador binario si para cada par de valores booleanos se produce un solo
resultado booleano.
4. Distributivo. Dos operadores binarios " " y " % " son distributivos si A (B
% C) = (A B) % (A C) para todos los valores booleanos A, B, y C.
- Los dos posibles valores en el sistema booleano son cero y uno, a menudo
llamaremos a stos valores respectivamente como falso y verdadero.
- El smbolo representa la operacin lgica AND. Cuando se utilicen nombres de
variables de una sola letra se eliminar el smbolo , por lo tanto AB representa la
operacin lgica AND entre las variables A y B, a esto tambin le llamamos
el producto entre A y B.
- El smbolo "+" representa la operacin lgica OR, decimos que A+B es la
operacin lgica OR entre A y B, tambin llamada la suma de A y B.
- El complemento lgico, negacin NOT es un operador unitario, en
ste texto utilizaremos el smbolo " ' " para denotar la negacin lgica, por ejemplo,
A' denota la operacin lgica NOT de A.
- Si varios operadores diferentes aparecen en una sola expresin booleana, el
resultado de la expresin depende de la procedencia de los operadores, la cual es
de mayor a menor, parntesis, operador lgico NOT, operador lgico AND y
operador lgico OR. Tanto el operador lgico AND como el OR son asociativos por
la izquierda. Si dos operadores con la misma procedencia estn adyacentes,
entonces se evalan de izquierda a derecha. El operador lgico NOT es asociativo
por la derecha.
Utilizaremos adems los siguientes postulados:
P4 y + son distributivos uno con respecto al otro, esto es, A (B+C) = (AB)+
(AC) y A+ (BC) = (A+B) (A+C).
P5 Para cada valor A existe un valor A' tal que AA' = 0 y A+A' = 1. ste valor es el
complemento lgico de A.
Es posible probar todos los teoremas del lgebra booleana utilizando stos
postulados, adems es buena idea familiarizarse con algunos de los teoremas
ms importantes de los cuales podemos mencionar los siguientes:
Teorema 1: A + A = A
Teorema 2: A A = A
Teorema 3: A + 0 = A
Teorema 4: A 1 = A
Teorema 5: A 0 = 0
Teorema 6: A + 1 = 1
Teorema 9: A + A B = A
Teorema 10: A (A + B) = A
Los teoremas siete y ocho son conocidos como Teoremas de DeMorgan en honor
al matemtico que los descubri.
Caractersticas:
Un lgebra de Boole es un conjunto en el que destacan las siguientes
caractersticas:
1- Se han definido dos funciones binarias (que necesitan dos parmetros) que
llamaremos aditiva (que representaremos por x
+ y) y multiplicativa (que representaremos por xy) y una funcin monaria (de un
solo parmetro) que representaremos por x'.
2- Se han definido dos elementos (que designaremos por 0 y 1)
Y 3- Tiene las siguientes propiedades:
1111 1
1110 1
1101 1
1100 0
1011 1
1010 0
1001 0
1000 0
0111 1
0110 0
0101 0
0100 0
0011 0
0010 0
0001 0
0000 0
Las funciones booleanas se pueden representar como la suma
de productos mnimos (minterms) iguales a 1.
Diagramas De Karnaugh
Los diagramas de Karnaugh se utilizan para simplificar las funciones booleanas.
Se construye una tabla con las variables y sus valores posibles y se agrupan los 1
adyacentes, siempre que el nmero de 1 sea potencia de 2.
En esta pgina tienes un programa para minimizacin de funciones booleanas
mediante mapas de Karnaugh
Mapa de Karnaugh
Los Mapas de Karnaugh son una herramienta muy utilizada para la simplificacin
de circuitos lgicos. Cuando se tiene una funcin lgica con su tabla de verdad y
se desea implementar esa funcin de la manera ms econmica posible se utiliza
este mtodo.
Se ve del grfico que hay dos grupos cada uno de cuatro 1s, (se permite
compartir casillas entre los grupos). La nueva expresin de la funcin boolena
simplificada se deduce del mapa de Karnaugh.
Entonces el resultado es F = B + A F = A + B
Ejemplo: Una tabla de verdad como la de la derecha da la siguiente funcin
booleana: F = + C+ BC + A C
Material
Cantidad Elemento
1 Gal 22V10D
1 Pinzas de corte
1 Protoboard
1 Sper-pro
1 Display de siete
segmentos
1 Ordenador
1 Fuente de
voltaje variable
VDC
7 Resistencias de
390
INSTITUTO TECNOLGICO DE LEN
INGENIERIA ELECTROMECNICA
ELECTRNICA DIGITAL
TALLER DE ELECTRONICA
Docente: Realiz:
Ing. Martnez Ayala Juan Carlos Equipo 3
DESARROLLO DE LA PRCTICA
Paso 1 Paso 5
Se clasifica ordenadamente la herramienta y el Abrir el programa realizado en ispLEVER, seleccionar
material que servir de apoyo en el desarrollo de el tipo de dispositivo que se desea programar, en este
la prctica. caso se selecciona GAL 22V10D y finalmente se
ejecuta el cdigo
Paso 2
Realizar las tablas de verdad para cada uno de Paso 6
los segmentos del exhibidor, posteriormente se Retirar el dispositivo Gal 22V10D con mucha
construyen las tablas de Karnaugth y apoyados precaucin del Sper-pro para posteriormente
del lgebra booleana, se reduce el cdigo en colocarla en el protoboard.
una expresin matemtica simple.
Paso 3 Paso 7
Una vez finalizado el cdigo para los siete Realizar la conexin de los componentes electrnicos,
segmentos, se procede a programar en el cerciorando que las salidas del dispositivo
software ispLEVER. De esta forma el circuito Gal 22V10D estn conectados a un resistor, esto
realizar el trabajo que se le asigne al con el objetivo de que cada uno de los segmentos del
programar. exhibidor no se daen. Es de suma importancia tener
conocimiento del tipo de Display que se tiene, si su
Paso 4 conexin es de nodo- Comn y se conecta como
Tomar el dispositivo GAL 22V10D teniendo Ctodo-Comn sufre daos irreparables.
cuidado de no hacer contacto en sus terminales;
posteriormente colocar el componente en el Paso 8
Sper-pro. En caso de hacer contacto con las Encender la fuente de voltaje variable VDC,
terminales del componente es muy factible que cerciorando que el voltaje entregado no exceda de 5
se dae. Voltios.
Resultados
En la presente prctica se realiz un codificador BCD. La tabla de verdad con las
posibles combinaciones queda de la siguiente forma:
ENTRADAS
SALIDAS
1 2 3 4 A B C D E F G
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 0 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 0 0 1 1
1 0 1 0 1 1 1 0 1 1 1
1 0 1 1 0 0 1 1 1 1 1
1 1 0 0 1 0 0 1 1 1 0
1 1 0 1 0 1 1 1 1 0 1
1 1 1 0 1 0 0 1 1 1 1
1 1 1 1 1 0 0 0 1 1 1
Una vez obtenida la tabla de verdad de todas las posibles combinaciones posibles
para la conversin de binario a decimal, procedemos a elaborar las tablas de
Karnaugh para cada segmento. Quedando de la siguiente manera:
Segmento A
1
23 00 01 11 10
4
00 1 0 1 1
01 0 1 0 1
11 1 1 1 0
10 1 0 1 1
A=
Segmento B
12
00 01 11 10
34
00 1 1 0 1
01 1 0 1 1
11 1 1 0 0
10 1 0 0 1
B=
Segmento C
12
00 01 11 10
34
00 1 1 0 1
01 1 1 1 1
11 1 1 0 1
10 0 1 0 1
Segmento D
12
00 01 11 10
34
00 1 0 1 1
01 0 1 1 0
11 1 0 0 1
10 1 1 1 0
Segmento E
12
00 01 11 10
34
00 1 0 1 1
01 0 0 1 0
11 0 0 1 1
10 1 1 1 1
Segmento F
12 00 01 11 10
34
00 1 1 1 1
01 0 1 0 1
11 0 0 1 1
10 0 1 1 1
Segmento G
12
00 01 11 10
34
00 0 1 0 1
01 0 1 1 1
11 1 0 1 1
10 1 1 1 1
De esta forma, como lo indica el diagrama del elemento se conectan las entradas y
salidas sin olvidar seguir los pasos explicados en el desarrollo de la prctica.
Conclusiones
Fuentes Bibliogrficas
http://www.gal.com/
http://html.alldatasheet.com/html-
pdf/592625/LATTICE/GAL22V10D/900/3/GAL22V10D.html
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.ht
m
https://es.wikipedia.org/wiki/Sistema_combinacional
http://www.monografias.com/trabajos14/algebra-booleana/algebra-
booleana.shtml#al
http://unicrom.com/mapas-de-karnaugh-simplificacion-de-funciones/