SISTEMAS DIGITALES PROGRAMABLES.

CURSO 04/05
Prctica 3: Introduccin a l 80C537

Prctica 3: INTRODUCCIN AL 80C537

1.1
 CARACTERSTICAS BSICAS 1.2
Oscilador 12/16 MHz
CPU de 8 bits.
SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05

Sin ROM interna.

RAM de datos de (256+128) bytes.
PRCTICA 3: Introduccin al 80C537

Memoria RAM externa de hasta 64 KBytes.

3 temporizadores/contadores (T0,T1,T2) de
16 bits.
9 puertos de entrada/salida:
7 puertos de entrada/salida digital (P0 a P6).
1 puerto de entrada analgica de 8 bits
(P7).
1 puerto de entrada analgica de 4 bits (P8)
1 convertidor A/D de 8 bits.
14 fuentes de interrupcin:
7 interrupciones externas.
4 de los temporizadores
2 puertos serie
1 convertidor A/D
 ARQUITECTURA 1.3

Organizacin
SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05
PRCTICA 3: Introduccin al 80C537

T0 PUERTO 0 E/S

T1 PUERTO 1 E/S
80C537
(8 bits) T2 PUERTO 2 E/S
RAM
(256+128) Bytes P. SERIE 0 PUERTO 3 E/S

CONVERTIDOR A/D P. SERIE 1 PUERTO 4 E/S

PUERTO 8 PUERTO 7 PUERTO 6 PUERTO 5 E/S

Ent. (4 bits) Ent. (8 bits) E/S E/S

Analgica/ Analgica/
Digital Digital
 PUERTOS ENTRADA/SALIDA 1.4

PUERTO DIREC TIPO FUNCIN FUNCIN ESPECIAL

SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05
P0 80h BID Direcciones/Datos
P1 90h QBID E/S P1.0 Interrupcin externa 3 (INT3)
P1.1 Interrupcin externa 4 (INT4)
P1.2 Interrupcin externa 5 (INT5)
PRCTICA 3: Introduccin al 80C537

P1.3 Interrupcin ext. 6 (INT6)

P1.4 Interrupcin externa. 2 (INT2)
P1.5 Entrada ext. Temporizador 2 (T2EX)
P1.6 Salida del reloj del sistema (CLKOUT)
P1.7 Entrada contaje Temporizador 2 (T2)
P2 A0h QBID Direcciones/Datos
P3 B0h QBID E/S P3.0 Rx canal serie 0 (RXD0)
P3.1 Tx canal serie 0 (TXD0)
P3.2 Interrupcin externa 0 (INT0)
P3.3 Interrupcin externa 1 (INT1)
P3.4 Entrada contaje Temporizador 0 (T0)
P3.5 Entrada contaje Temporizador 1 (T1)
P3.6 Seal de lectura memoria ext. (WR)
P3.7 Seal de escritura de memoria ext. (RD)
P4 E8h QBID E/S
P5 F8h QBID E/S
P6 FAh QBID E/S P6.1 Rx canal serie 1 (RXD1)
P6.2 Tx canal serie 1 (TXD1)
P7 DBh ENT E Entradas al convertidor A/D
P8 DDh ENT E (slo 4 bits) Entradas al convertidor A/D (4bits)
bid bidi i l bid i bidi i l t t d
 MEMORIA RAM INTERNA: ORGANIZACIN 1.5

IRAM
SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05
PRCTICA 3: Introduccin al 80C537

FF
FF RAM
RAM SFR direccionamiento
direccionamiento directo indirecto
80 80
7F
RAM direccionamiento
directo e indirecto
00
 SFR (Special Function Registers) 1.6

81 SFR F8 P5 P6 FF
SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05

F0 B CML6 CMH6 CML7 CMH7 CMEN CMSEL F7

E8 P4 MD0 MD1 MD2 MD3 MD4 MD5 ARCON EF
E0 ACC CTCON CML3 CMH3 CML4 CMH4 CML5 CMH5 E7
PRCTICA 3: Introduccin al 80C537

ADCO
D8 N
ADDAT DAPR P7 P8 CTRELLCTRELH DF
D0 PSW CML0 CMH0 CML1 CMH1 CML2 CMH2 D7
C8 T2CON CC4EN CRCL CRCH TL2 TH2 CCL4 CCH4 CF
C0 IRCON CCEN CCL1 CCH1 CCL2 CCH2 CCL3 CCH3 C7
B8 IEN1 IP1 BF
B0 P3 B7
A8 IEN0 IP0 AF
A0 P2 A7
98 S0CON S0BUF IEN2 S1CON S1BUF S1REL 9F
90 P1 DPSEL 97
88 TCON TMOD TL0 TL1 TH0 TH1 8F
80 P0 SP DPL DPH WDTREL PCON 87

Direccionables bit a bit los situados en las posiciones divisibles por 8

 MEMORIA EXTERNA 1.7

Puesto que el 80C537 no dispone de ROM interna el programa de control debe de

SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05

residir en memoria externa y, por tanto, el microcontrolador trabaja siempre en modo

expandido. Bus de datos (P0) y direcciones (P2,P0):
PRCTICA 3: Introduccin al 80C537

T0 PUERTO 0 AB[15:8]/D[7:0]
T1 PUERTO 1
80C537
(8 bits)
RAM
T2 PUERTO 2 AB[7:0]
(256+128) Bytes
P. SERIE 0 PUERTO 3 MEMORIA
CONVERTIDOR A/D P. SERIE 1 PUERTO 4
EXTERNA
PUERTO 8 PUERTO 7 PUERTO 6 PUERTO 5
 HARDWARE DE ALTAIR 1.8

Puerto 0 Puerto 1
RESET
SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05

Prueba
PRCTICA 3: Introduccin al 80C537

LED
P1
Oscilador
12MHz

P3
P0 y P2

SRAM
P7

Alimentacin

P5 P6 P8 P4
 SISTEMA ALTAIR: MEMORIA EXTERNA 1.9

Memoria externa:
SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05

32KB EPROM:
0000-00FF: Vectores de interrupcin. Para estar accesibles a los
programas de usuario se redireccionan a las posiciones 8000 a 8093 de la
PRCTICA 3: Introduccin al 80C537

XRAM.
0100-6FFF: Subrutinas de usuario.
7000-7FFF: Programa monitor.
32KB RAM: programa de usuarios y datos.
8000-FFFD: Programa de usuario y datos.
FFFE-FFFF: Reservados para uso de Altair. No modificar.
 ESTRUCTURA DE PROGRAMA 1.10

$include (reg537.pdf) ; Registros propios de 537

SISTEMAS DIGITALES PROGRAMABLES. CURSO 04/05

tabla XDATA 0 ; Definicin de etiquetas

valor EQU 55h
PRCTICA 3: Introduccin al 80C537

direccin DATA 40h

ORG 8000h ; Posicin inicial memoria XRAM
AJMP inicio ; Espacio para vectores interrup.
ORG 8100h ;Comienzo de instrucciones
Inicio: ; Programa cclico.
CLR A
MOV DPTR,#tabla
MOVX A,@DPTR

sjmp inicio
END ; Fin de programa