5.

CIRCUITO TEMPORIZADOR 555

En la familia de los circuitos integrados de propsito especfico el 555, junto con

los microprocesadores, es el chip ms famoso en la breve historia de la
microelectrnica; se remonta en su lanzamiento al ao de 1972 por la compaa
Signetics, como un generador de pulsos universal. El circuito electrnico es muy verstil
por el gran nmero de aplicaciones de que es objeto, lo que ha hecho por parte de los
diseadores hayan puesto su atencin. La rpida difusin su fcil utilizacin y la
aparicin de una gran cantidad de circuitos de aplicacin, confirmaron la excelente
calidad de su diseo, y que aunada a su bajo costo, se incrementa su popularidad.
Lo anterior queda de manifiesto por la gama de fabricantes que producen el 555,
bajo distintas denominaciones o referencias, tanto en tecnologa bipolar como CMOS;
en la tabla 1 se dan algunos fabricantes del dispositivo.

TABLA 1
FABRICANTE MATRCULA
Signetics NE 555
Fairchild A 555
National Semiconductor LM 555/LM 555C
Texas Instruments SN 72555/LM 555C
Exar XR-555
RCA CA 555/CA 555C
Philips/Silvania ECG 955
Harris HA 1755
Motorola MC 1455/MC 1555
Toshiba TA 7555P
Intensil SE 555/NE 555
Lithic Systems LC 555
Raytheon RM 555/RC 555

Una de las grandes ventajas del 555 es su compatibilidad, sta realizada con
circuitos integrados digitales de la familia TTL y tambin con aplicaciones directas de
circuitos analgicos.
En la integracin del 555, dentro de su estructura general, en trminos medios el
paquete semiconductor (chip), consta internamente de 20 transistores, 15 resistencias y
2 diodos; dependiendo del fabricante en particular.
El circuito equivalente para el 555 fabricado por la compaa Signetics, se
muestra en la figura 5.1 y el que podemos comparar con los tambin fabricados por las
compaas Exar, figura 5.2 y por RCA, figura 5.3.

152
Figura 5.1

Figura 5.2

153
Figura 5.3

154
 5.1 ANTECEDENTES DEL 555.

El circuito integrado 555, forma parte de los circuitos con estructura analgica-
digital y que tiene funciones como temporizador, pudiendo actuar como un circuito de
memoria temporal o como circuito generador de pulsos.
A los circuitos capaces de recordar las variaciones de una o ms variables de
entrada, memorizando la variable de salida y permanecer en ste estado hasta que la
variacin o cambio de las mismas variables u otras variables de entrada, hacen que
retorne la salida al estado anterior; stos circuitos reciben el nombre de biestables,
candados (latch) o flip flop, y poseen dos estados nicos estables.
El circuito biestable lo tenemos como representativo el Flip Flop con dos entradas
Reset (R) restaurar o poner en cero la salida y Set (S) iniciar o poner en uno la salida.
En la figura 5.4a, se presenta el diagrama a bloques del biestable (Flip Flop) RS;
la operacin del mismo se describe en la tabla de la figura 5.4b, en las que se observa
el estado inverso de las salidas Q y Q .

R Q S R Q Q

Entradas Salidas 0 0 0 0
1 0 1 0
S Q 0 1 0 1
1 1 X X

(a (b

Figura 5.4

Descripcin de la operacin, para un uno (1) aplicado a la entrada Set (S) coloca
las salidas Q en uno (1) y Q en cero (0); para un uno (1) aplicado a la entrada Reset (R)
coloca a las salidas Q en cero (0) y Q en uno (1). De sta forma se tiene un nivel de
tensin alto en la salida, un uno (1) lgico, an cuando se haya dejado de aplicar la
seal de tensin en la entrada Set (S) y de la misma forma para almacenar un nivel bajo
de tensin en la salida, un cero (0) lgico, debe aplicarse un pulso en la entrada Reset
(R), el pulso de disparo puede ser positivo (activo en alto) o negativo (activo en bajo),
dependiendo de la implementacin del circuito electrnico; en la figura 5.5, se ilustra la
operacin para ambas entradas activas.

S Q S Q
Entradas Entradas
Flip Flop Flip Flop
activas Salidas activas Salidas
NAND NOR
bajas altas
R Q R Q

Figura 5.5

155
 En ste tipo de biestable (Flip Flop), se limita la actuacin de las entradas, en la
condicin de que las entradas no pueden ser activas simultneamente; es decir, son
estados no permitidos.
En el Flip Flop de entradas activas bajas, implementado con compuertas NAND,
las salidas son indefinidas o ambiguas y lo mismo corresponde para las entradas de
niveles altos, implementadas con compuertas NOR.

5.2 CIRCUITOS TEMPORALES.

Dentro de la clasificacin de los circuitos temporales, los tenemos segn su

respuesta a la excitacin en: Circuitos Digitales Temporales, Circuitos Osciladores y
Circuitos de Memoria Temporal.

5.2.1 CIRCUITOS DIGITALES TEMPORALES.

En el mbito de los circuitos biestables, en numerosas ocasiones se requiere un

retorno al estado inicial despus de transcurrido un tiempo determinado; los circuitos
que actan de sta manera reciben el nombre de Circuitos de Memoria Temporal o
Temporizadores, porque memorizan una determinada situacin mediante el estado de
una variable binaria durante cierto tiempo (t); su diagrama a bloques, figura 5.5a, y su
respuesta de salida, se representa en la figura 5.6b.

X0
Circuito
X1
Entradas de Q
memoria
temporal Salida T
Xn
t
Instante de actuacin de
la variable de entrada
(a (b

Figura 5.6

5.2.2 CIRCUITOS OSCILADORES.

Tambin existen circuitos que cambian su estado de salida y carecen de

variables de entrada, el cambio de la salida lo realizan en forma peridica. Estos
circuitos reciben el nombre de osciladores de onda cuadrada o de generadores de
impulsos, en la figura 5.7a, se muestra el diagrama a bloques y su grfica de
comportamiento de la seal de salida, en la figura 5.7b.

156
 Q

Generador
de pulsos Q

(a (b

Figura 5.7

S los niveles de tensin de la seal de salida (Q), es de una magnitud constante,

sta seal la podemos interpretar como una seal digital y manipularla como tal.

5.2.3 CIRCUITOS DE MEMORIA TEMPORAL.

stos se clasifican en dos grandes grupos: Monoestables o Temporizadores

Digitales y Temporizadores Analgico Digitales.
Los monoestables se realizan mediante compuertas digitales y los
temporizadores analgicos digitales, utilizan comparadores analgicos y biestables; los
segundos son los de inters por su empleo en la construccin del circuito integrado 555.

5.2.4 TEMPORIZADORES ANALGICO-DIGITALES.

La combinacin de un circuito comparador analgico con un biestable, se puede

realizar temporizaciones de larga duracin, hasta de minutos, que se dificultaran con
circuitos basndose en compuertas. Realizando una cascada de varios temporizadores
podemos ampliar el rango a horas.
El comparador de voltaje mencionado, figura 5.8, est representado por un
amplificador operacional.

S V+ > V - Salida alta

Entradas Salida
No inversora V+ +
_ V out
inversora V- V+ < V - Salida baja

Figura 5.8

Como se podr observar en la operacin del comparador se tiene, cuando la

entrada positiva (+) se le aplica un voltaje mayor que el de la entrada negativa (-), la
salida del comparador es de un nivel alto. S por el contrario en la entrada positiva (+),
se le aplica un voltaje menor que el de la entrada negativa (-), entonces la salida es un

157
nivel bajo. Una caracterstica ventajosa del comparador, es la de poseer una alta
impedancia de entrada, por contener una estructura de un amplificador operacional.
En la figura 5.9, se presenta el circuito bsico de un temporizador analgico, en
el que se integra por un comparador analgico y un biestable activado por niveles, para
el caso el nivel alto (1).
VCC Vref

VCC

R - QC P. Cero
+ R Q
Flip Flop
C P. Uno
Tr S Q

R1

R2 T
Seal de disparo
(Trigger)

(a

Pulso de disparo
T (Trigger)
T

V ref V

Tensin en el
condensador
VC T

Salida del
comparador
QC T

Salida
Q T

t =k RC
(b

Figura 5.9

158
 En la figura 5.9b, se presenta la evolucin de las grficas de comportamiento de
los puntos ms importantes, presentando su operacin en el tiempo. Inicialmente la
salida Q del temporizador, se encuentra en un nivel de cero volts y la salida de Q al
nivel de +V volts y el condensador est cortocircuitado por el transistor Tr, por estar en
un estado de saturacin. Cuando se aplica un pulso positivo en la entrada T(una seal
de disparo)del Flip Flop; su salida Q pasa a un nivel alto y la salida Q pasa a un nivel
bajo, con lo cual el transistor Tr se coloca en estado de corte. Se inicia as la carga del
condensador C atravs de R hasta que su tensin VC iguala la tensin de referencia; en
ese instante la salida del comparador QC pasa de un nivel bajo a un nivel alto y
restablece a la condicin de nivel bajo de la salida Q del Flip Flop y a un nivel alto la
salida Q .
La tensin de referencia Vref, es posible establecerla a partir de la fuente VCC,
mediante un divisor de voltaje, como el que se exhibe en la figura 5.10, dado por R1 y
R2.

VCC

R1 VCC

RA _ P. cero
+ R Q
Flip Flop
P. uno Salida del
C
R2
>S Q
temporizador
R3
Tr
P. Inicial
T
Seal de disparo
(Trigger)

Figura 5.10

En el circuito se corre el riesgo de tener un disparo en falso al energizarlo, es

decir, se presente una salida indeseable, por lo que es conveniente de dotar al Flip Flop
con una entrada de puesta a cero activa mediante cierto nivel lgico. En la figura 5.10,
se muestra un temporizador analgico digital con entrada de puesta en estado inicial
activa con nivel cero (P. inicial), el estado activo bajo de la seal, se denota con un
pequeo circulo en la entrada del bloque que representa el Flip Flop.
S el Flip Flop es de activacin por niveles, el pulso aplicado en la entrada de
disparo T, ha de ser de menor duracin que el impulso generado en la salida Q, porque
de lo contrario la salida no bajar a nivel cero, al finalizar el intervalo de temporizacin.
Para no depender del tiempo de duracin del pulso de entrada en el disparo T, se
utiliza un Flip Flop activado por flancos (la transicin del pulso al cambiar de nivel bajo a
nivel alto o viceversa). En la figura 5.10, se ha empleado un Flip Flop operado por
flancos de subida, lo cual se indica con el smbolo > colocado en la entrada del disparo
T del bloque del Flip Flop.

159
 S todos los elementos del circuito de la figura 5.10, excepto RA y C; se coloca en
un solo circuito integrado, representndolo en un solo paquete por el bloque de la figura
5.11.

VCC

RA
C

Temporizador
Seal de
disparo
T
> analgico
Q
(Trigger)
Digital

P. Inicial

Figura 5.11

5.2.5 GENERADOR DE IMPULSOS CON TEMPORIZADOR ANALGICO

DIGITAL.

Realizando algunas modificaciones a los circuitos 5.9 y 5.10, se logra un circuito

multifuncional que puede actuar como Temporizador y Generador de Impulsos,
aumentando as su campo de aplicacin. En la figura 5.12a, se presenta el diagrama
bsico que contiene dos comparadores en lugar de uno solo.

VCC

RA R VCC

_ P. Uno
S
RB +
Flip Flop QT
R Q

+ P. Cero
R
_

C R P. Inicial

Tr

Figura 5.12a

160
 VC
VCC
2/3 V
1/3 V
T

V
P. Cero

V
P. Uno

V
QT

Figura 5.12b

Las tensiones de referencia de ambos comparadores, se obtienen a partir de la

fuente VCC por medio del divisor de tensin integrado por tres resistencias R de igual
valor. El punto comn de las dos resistencias superiores, se une en la entrada inversora
(-) del comparador superior, cuya salida est conectada a la puesta a uno del Flip Flop
(P. Uno) y el punto comn a las dos resistencias inferiores, se une a la entrada no
inversora (+) del comparador inferior; cuya salida est conectada a la puesta a cero (P.
Cero) del Flip Flop. La carga del condensador C se realiza atravs de las resistencias
RA y RB cuando el transistor Tr est en corte. La descarga de C se realiza atravs de RB
y del colector-emisor del transistor Tr cuando est ste ltimo saturado. La salida QT del
temporizador se obtiene a partir de la salida Q del Flip Flop atravs de un inversor. El
Flip Flop posee una puesta en estado inicial, que cuando se encuentra en un nivel
activo, pone a uno la salida Q del Flip Flop y produce la descarga del condensador C,
P. Inicial se activa con nivel cero.
La evolucin de las seales de los puntos ms significativos, es mostrada en la
figura 5.12b. Supongamos que inicialmente se mantiene activada la puesta en estado
inicial, durante un cierto tiempo; la salida QT quedar en un nivel cero (Q en nivel uno) y
el condensador descargado por el transistor que se encuentra en saturacin. Al
desaparecer dicha puesta en estado inicial, la salida del comparador inferior, que se
encuentra en nivel alto, porque la entrada inversora (-) en menos positiva que la no
inversora (+), hace que la salida Q del Flip Flop pase a cero (QT se pone en uno o nivel
alto) y que se inicie la carga del capacitor C.

161
 Cuando la tensin en el condensador VC supera el valor de la tercera parte de
VCC desaparece la puesta a cero del Flip Flop porque la salida del comparador inferior
cambia de estado. Cuando VC alcanza los dos tercios de VCC pasa a un nivel alto la
salida del comparador superior, su entrada no inversora (+) y se realiza as la puesta a
uno del Flip Flop con lo cual la salida QT del temporizador, pasa a nivel cero, y se inicia
la descarga del condensador C atravs de la resistencia RB. Cuando VC disminuye por
debajo de 1/3 de VCC, vuelve a pasar a un nivel alto la salida del comparador inferior, se
pone a cero la salida Q del Flip Flop y se inicia un nuevo ciclo, concretando de est
manera su operacin como Generador de Pulsos.
Con una modificacin ms del circuito electrnico del temporizador analgico
digital de la figura 5.12a, es posible emplearlo como circuito temporizador o como
oscilador monoestable. El diagrama de la figura 5.13a, opera como temporizador.

VCC

R1 R VCC

_ P. Uno
A S
R2 + Flip Flop QT
R Q

+ P. Cero
R
_B

Seal C R P. Inicial
de Tr
disparo

Figura 5.13a

La entrada inversora del comparador (-) B se conecta a un nivel alto VCC atravs
de una resistencia R2, y constituye la entrada de la seal de disparo externa. La salida
no inversora(+) del comparador A, se conecta al terminal comn de la resistencia R1 y el
condensador C.
En la figura 5.13b, se muestra el diagrama temporal de las seales de inters del
circuito, partimos de que se activa la puesta en estado inicial (en ste caso activa con
nivel bajo, recuerde el pequeo circulo a la entrada del bloque), que sita a uno la
salida Q del Flip Flop (Q=1) nivel alto y provoca la descarga del capacitor C al saturarse
el transistor Tr. Al bajar el nivel a cero de la seal de disparo, hace que pase a nivel alto
la salida del comparador B, que genera una puesta a cero del Flip Flop y a su vez la
salida del inversor QT pasa a un nivel uno. Se inicia de sta forma la carga del
condensador C, hasta que su tensin alcanza los 2/3 VCC, instante en que pasa a nivel
uno la salida del comparador A, que provoca la puesta a uno del Flip Flop (QT pasa a
cero) y retorna al estado inicial; que se considera como normal, el sistema permanecer
en ste estado mientras no se produce una nueva seal de disparo.

162
 V
P. Inicial

V
Seal
de
disparo

T
VC
2/3VC

V
P. Uno

Q T

V
QT

Figura 5.13b

De lo expuesto se deduce que en las figuras 5.12 y 5.13, se puede integrar un

solo bloque multifuncional, que opere indistintamente como un circuito monoestable o
astable, conectando los elementos externos adecuados; el cual se presenta en la figura
5.14, como un bloque multifuncional del Temporizador Analgico Digital, mostrndose
sus conexiones, circuito que permiten una versatilidad en el diseo de circuitos.

163
 V CC
8

R
Control _
5 A
+
Umbral 6 Flip 3
R Flop
+ Salida
Disparo B
_
2
7
Descarga R Tr

1 4
P. Inicial

Figura 5.14

La descripcin de las terminales de conexin del circuito de la figura 5.14,

congruente al uso del lenguaje tcnico, es el siguiente:
Tierra: GND (Ground) Referencia del circuito electrnico.
Disparo TRG (Trigger) Entrada de disparo por la entrada inversora
del comparador B.
Salida OUT (Output) Salida del temporizador.
Inicializacin RST (Reset) Restaurador de la salida del Temporizador.
Control CNT (Control) Entrada de voltaje de control por la terminal
inversora del comparador A.
Umbral TRH ( Thershold) Entrada de nivel voltaje inicio fijado por la
entrada no inversora del comparador A.
Descarga DSC (Discharge) Entrada de descarga por transistor saturado.
Fuente VCC (Source) Entrada de la fuente de polarizacin del
integrado.

El bloque ntegro ha sido construido en un circuito integrado del tipo monoltico, con
una denominacin de 555.

Se cuentan en la literatura del 555 con otras presentaciones a bloques, como lo

demuestran las figuras 5.15 y 5.16, que de alguna manera manifiestan el
comportamiento del temporizador analgico digital.

164
 + VCC
8

Ra Comparador
Umbral 6 de umbral
+ 3
U3 U4
_ R Q
Control 5 U1 Salida
Flip Buffer
Rb
Flop
+ U2 Q
Disparo S
_
2 Comparador
7 de disparo 4
Descarga Inicializacin
Rc Q 1

Ra=Rb=Rc=5 K

Figura 5.15

Fuente

Q Salida
Flip Flop
Inversor 3
Umbral de control
R Descarga
Comparador Iniciar 7
6
de umbral
R
Control
5
Disparo
R Comparador
2
Tierra de disparo
1
Restablecer
4

Figura 5.16

165
 5.3 TIPOS DE ENCAPSULADOS

El montaje del temporizador 555, requiere diferentes tipo de encapsulados, que

se encuentran ligados a la temperatura del ambiente en el que va operar y de las
necesidades del diseo; los fabricantes presentan varias alternativas de encapsulado,
las cuales se exhiben en la figura 5.17 (vista del componente por arriba), como es el
envase metlico (TO-99) y en envase de plstico de doble fila o mini DIP (acrnimo de
Dual In Line Package), para el 555 en 8 terminales de conexin. Tambin se presenta
en 14 terminales de conexin para el 555 y para el doble (dual), con matrcula 556.

Vistas del encapsulado por la parte superior.

VCC
Ground 1 8 VCC
Ground Discharge
8
1 7 Trigger 2 7 Discharge
Trigger 2 6 Threshold
Output 3 6 Threshold
3 5
4 Control
Output Reset 4 5 Control
voltage voltage
Reset
Metlico 555 Plstico mini DIP 555

Ground 1 14 VCC 1 14 VCC

Discharge

NC 2 13 NC Threshold 2 13 Discharge
Control
Trigger 3 12 Discharge 3 12 Threshold
voltage
4 11 NC 4 11 Control
Output Reset
voltage
NC 5 10 Threshold Output 5 10 Reset

Reset 6 9 NC Trigger 6 9 Output

NC 7 8 Control Ground 7 8 Trigger

voltage

Plstico DIP 555 Plstico DIP 556

Figura 5.17

166
 5.4 CARACTERSTICAS ELCTRICAS
En la tabla 2, se presentan un listado de las caractersticas elctricas especificas
del circuito integrado 555, que se ajustan en general a los fabricantes presentados en la
tabla 1.
TABLA 1
CARACTERSTICAS ELCTRICAS del circuito integrado lineal 555:
TA = 25C, Vcc =+5V a +15V a menos que se especifique otra cosa.
SE 555 NE 555
PARMETROS CONDICIONES DE
PRUEBA MIN TYP MAX MIN TYP MAX UNITS
Tensin de 4.5 18 4.5 16 V
alimentacin
Corriente de Vcc = 5v, RL = 3 5 3 6 mA
alimentacin Vcc = 15v, RL = 10 12 10 15 mA
Error de temporizado RA, RB = 1K a 100
K
Exactitud inicial C = 0.1 F 0.5 2 1 %
Deriva por 30 100 50 Ppm /C
temperatura
Deriva de tensin de 0.005 0.02 0.01 %/V
alimentacin
Tensin de umbral * 2/3 2/3 X Vcc
Tensin de disparo Vcc = 15v 4.8 5 5.2 5 V
Vcc = 5v 1.45 1.67 1.9 1.67 V
Corriente de disparo 0.5 0.5 A
Tensin de 0.4 0.7 1.0 0.4 0.7 1.0 V
restablecimiento
Corriente de 0.1 0.1 mA
Restablecimiento
Corriente umbral ** 0.1 0.25 0.1 0.25 A
Nivel de control de Vcc = 15v 9.6 10 10.4 9 10 11 V
tensin Vcc = 5v 2.9 3.33 3.8 2.6 3.33 4 V
Cada de tensin de Vcc = 15v
salida (baja) I drenaje = 10mA 0.1 0.15 0.1 0.25 V
= 50mA 0.4 0.5 0.4 0.75 V
=100mA 2 2.2 2 2.5 V
= 200mA 2.5 2.5
Vcc = 5v
I drenaje = 8mA 0.1 0.25
= 5mA 0.25 0.35 V
Cada de tensin de I fuente = 200mA 12.5 V
salida (alta) Vcc = 15v
I fuente = 100mA
Vcc = 15v 13 13.3 12.7 13.3 V
Vcc = 5v 3 3.3 5 3.3 V
2.75
Tiempo de subida de 100 100 nseg
salida
Tiempo de bajada 100 100 nseg
de la salida
* Prueba a VCC de 5 V y 15 V.
** Se determina para un valor mximo Ra+Rb=20 M a 15 V de operacin.

167
 5.5 ANLISIS MATEMTICO DEL 555

Una ves comprendido el funcionamiento y el propsito de cada uno de los

elementos, que constituyen el Temporizador Analgico Digital o simplemente
555; ser de inters el de comprender como trabaja el dispositivo, cuando se le
instalan componentes externos. Permitindonos evaluar los parmetros de
salida, cuando est operando en modo astable o generador de pulsos y como
monoestable o temporizador.

5.5.1 OPERACIN EN EL MODO ASTABLE.

La operacin del Temporizador analgico digital en modo astable, requiere

una conexin especfica, mostrada en la figura 5.18a, representada por el circuito
integrado 555. sta configuracin como generador de pulsos, tambin nominada como
circuito de reloj o simplemente reloj, por el uso en la prctica en circuitos digitales.

+ V CC

8 4 Inicializacin

Comparador
R1 Ra
de umbral
Umbral 6
+ 3
U3 U4
_ R Q
R2 Control 5 U1 Salida
Flip Buffer
Rb RL
Flop
+ U2 Q
C1 Disparo S
_
2 Comparador
7 de disparo

Descarga Rc Q 1

R a =R b =R c =5 K

Tierra 1

Figura 5.18a

Observe que la entrada de umbral (thershold) terminal 6, est conectada a

la entrada del disparo (trigger) terminal 2. El circuito formado por las resistencias R1. R2 y
el condensador C1, tiene la funcin de controlar el voltaje de entrada a los
comparadores. Cuando el circuito es energizado, la tensin en el condensador vC1 es de
0 V, porque C1 est completamente descargado. Bajo sta condicin el comparador de
umbral U1, aplica un nivel de tensin bajo a la entrada Reset (R) del Flip Flop, esto por el
nivel de voltaje aplicado al terminal no inversora (+) del comparador U1, e inversamente

168
le aplicamos un nivel de tensin bajo ( 0 V) a la terminal inversora del comparador de
disparo U2 entregando un nivel alto a la entrada Set (S) del Flip Flop. Como resultado,
la salida del circuito (Out) terminal 3, es de un nivel de voltaje alto. Al mismo tiempo, la
salida Q inversora del Flip Flop es de un nivel de tensin bajo, el transistor Q1 est en
estado de corte Off, y C1 inicia su carga libremente atravs de R1 Y R2. A medida que el
capacitor C1 se carga, el voltaje en sus terminales crece hasta alcanzar el valor de la
tensin de umbral de 2/3 VCC. Cuando esto sucede, el comparador de umbral U1 aplica
un nivel alto a la entrada Reset (R) del Flip Flop (V + > V salida alta ) y en el comparador
de disparo sucede en forma inversa, tenindose un nivel de tensin bajo en la entrada
Set (S) del Flip Flop (V + < V salida baja ) .
El resultado del cambio de estado del Flip Flop, es que la salida Q y la salida del
circuito Out, terminal 3, se hace baja; por consiguiente la salida Q del Flip Flop se hace
alta, en consecuencia el transistor Q1 entra en conduccin (estado on) hasta la
saturacin y establece un camino para la corriente de descarga del capacitor C1, atravs
de R2. Aqu podemos hacer una pausa para denotar que tenemos un tiempo implcito de
carga TC y una constante de tiempo de carga C = ( R1 + R2 ) C1 ; por otro lado tambin
tenemos un tiempo de descarga Td, ligado a su constante de tiempo d = R2C1 ; que
sern fundamentales en la operacin del circuito integrado 555. Cuando el nivel de
voltaje de C1 se hace ligeramente inferior al voltaje de disparo, entrada inversora del
comparador U2 (1/3 VCC), el comparador de disparo aplica un nivel alto a la entra Set (S)
del Flip Flop y el comparador de umbral un nivel bajo a la entra de Reset (R) del Flip
Flop. De lo expuesto vemos que la salida retorna a su estado inicial (Alto), por lo tanto
se tiene un ciclo de operacin del 555, manifestado por la carga y descarga del
capacitor C1, as la salida oscila indefinidamente entre los niveles de tensin alto y bajo,
entregando de sta forma lo que conocemos como un tren de pulsos o impulsos, a una
determinada frecuencia, la cual es funcin de las constantes de tiempo de la carga y
descarga del condensador C1, en la figura 5.18b, se muestran las grfica de
comportamiento de los puntos de inters.
V C1
VCC
2/3 VCC
1/3 VCC
T
Tc Td

VOUT
VCC

0V
T

Figura 5.18b

169
 El condensador C1 en su operacin tiene dos niveles de tensin, ver figura 5.18b,
fijados por el divisor de voltaje formado por las resistencias Ra, Rb y Rc, y la entrada de
los comparadores que va de VC1 = 1 VCC a VC1 = 2 VCC ; el primer valor de tensin ser
3 3
la tensin de disparo, terminal 2 y el segundo valor ser la tensin de umbral, terminal
6.
De la expresin matemtica para la determinacin de la tensin de carga del
condensador, son funciones del tiempo y est dada por la ecuacin.

Tc

c
vC( t ) = E 1 e


De las grficas de la figura 5.18b, correspondientes a la carga del condensador
C1, observamos que la tensin evoluciona de 1 VCC a 2 VCC ,. Por lo se toman stos
3 3
valores como la tensin inicial y final de la carga del condensador.

T

c

1 V = 2 VCC 1 e c

3 CC 3

Cuya solucin para el tiempo de carga.

TC = 0.693 ( R 1 + R 2 ) C 1
Durante el tiempo de descarga Td, la salida del 555, terminal 3 es de un nivel de
tensin bajo, ver figura 5,18b, siendo menor que el tiempo de carga.
Expresin matemtica de la descarga de un capacitor hasta una tensin final.
Td


v C( t ) = E e d

De las grficas de la figura 5.18b, correspondientes a la descarga del

condensador C1, observamos que la tensin evoluciona de 2 VCC a 1 VCC . Por lo se
3 3
toman stos valores como la tensin inicial y final de la descarga del condensador.
Determinndose el tiempo de descarga por la ecuacin.
.
T d = 0.693 R 2C 1
La suma de los tiempos de la carga y la descarga del capacitor, forman el
perodo de oscilacin (T) de la seal de salida.

T = 0.693 ( R 1 + 2 R 2 ) C 1
Y la frecuencia de oscilacin ( f ) es la inversa del perodo T.

1 1
f = =
T 0.693 ( R 1 + 2 R 2 ) C 1

170
 La razn entre el tiempo de conduccin y el perodo. Se conoce como
ciclo til (D), del ingls Ducty cycle, expresada en por ciento (%).

TC R1 + R2
D= 100 = 100 [% ]
T R1 + 2 R2
De ah cuanto mayor sea el tiempo de carga, mayor ser el ciclo til y
viceversa, para una seal Tc = Td se tendr a D = 50% .

Ejemplo.

Determine los tiempos de carga, descarga, periodo, frecuencia de oscilacin y el

por ciento de ciclo til, para el circuito con 555 mostrado en la figura 5.18; con los
valores de los componentes siguientes: R1=1 K, R2=120 K y C1=0.01F.

Solucin.

Tiempo de carga Tc.

Tc = 0.693 ( R 1 + R 2 ) C 1
= 0.693 ( 1 + 120 ) 10 3 0.01 10 6

= 838.5 10 6
839 s

Tiempo de descarga Td.

T d = 0.693 R 2C 1
6
= 0.693 120 10 3 0.01 10
= 831.6 10 6 832 s

Perodo T
T = Tc +Td
= 839 + 832
= 1671 s 1.67 ms

Frecuencia f
1
f =
T
1
=
1.67 10 3
= 598.8 Hz 600 Hz

171
 Ciclo til D

Tc
D= 100
T
839
= 100
1 671
= 50.2 % 50 %

Tenemos como resultado una onda del tipo cuadrado, por tener
aproximadamente el mismo tiempo en el nivel alto y en el nivel bajo, de la salida.
Como una herramienta de clculo, en la figura 5.19 se anexan la grfica de
relacin entre resistencias y capacitancias, para tener en forma econmica la frecuencia
de oscilacin; tambin en la figura 5.20, se tienen la grfica para determinar el por
ciento del ciclo til, en funcin de las resistencias R1 y R2.

Figura 5.19

172
 Figura 5.20

5.5.2 OPERACIN EN MODO MONOESTABLE.

El circuito electrnico para la operacin en modo monoestable del temporizador

analgico 555, se muestra en la figura 5.21, el tamao del pulso de salida expresa en
segundos, ser de una determinada magnitud.
+ VCC

8 4 Inicializacin

R1

Ra Comparador
Umbral 6 de umbral
R2 + 3
U3 U4
_ R Q
Control 5 U1 Salida
Flip Buffer
Rb RL
Flop
+ U2 Q
Disparo S
_
2 Comparador
7 de disparo

S1 Descarga Rc Q 1

C1 R a =R b =R c =5 K

Tierra 1

Figura 5.21

173
 sta configuracin del circuito 555, se denomina temporizador de un disparo
(One shot), aqu tenemos conectadas a un punto comn las terminales de conexin 6
de umbral y 7 de descarga.
El circuito externo formado por las resistencias R1 y R2, el capacitor C1 y el
interruptor pulsador S1, controla el voltaje de entrada a cada comparador y establece el
instante de arranque y la duracin del pulso de salida.
En condiciones normales, con el interruptor pulsador abierto, la entrada de
disparo terminal 2, est a un nivel de tensin de la fuente de alimentacin de corriente
continua VCC atravs de R2 y el comparador de disparo U2, aplica un nivel de tensin
bajo a la entrada de Set S del Flip Flop.
Al mismo tiempo, la salida del temporizador (Out) terminal 3, es de un nivel de
tensin bajo, la salida Q del Flip Flop U3 es de un nivel de tensin alto, el transistor Q1
est saturado (On) y su colector, terminal 7, provee el camino para la descarga del
capacitor C1 al conectar a tierra la terminal de umbral Terminal 6.
Como resultado el comparador de umbral U1, aplica un nivel bajo de tensin a la
entrada Reset R del Flip Flop. Puesto que la entrada Set S del comparador de disparo
U2 , es tambin de nivel de tensin bajo, el estado inicial de la salida (Out) terminal 3, se
mantiene, es decir sigue en nivel bajo.
Cuando se oprime el botn pulsador S1 momentneamente, el disparo terminal 2,
recibe un nivel de tensin bajo y el comparador de disparo U2 aplica un nivel de tensin
alto a la entrada Set S del Flip Flop U3. Como resultado, la salida del 555 (Out) terminal
3, pasa del estado de nivel de tensin bajo al nivel de tensin alto. Al liberar el
interruptor pulsador S1, la entrada Set S retorna otra vez al estado bajo, pero la salida
del 555 (Out) se mantiene en el estado alto.
Al mismo tiempo, la salida Q del Flip Flop es de estado bajo, el transistor Q1 est
en estado de corte (Off) y el capacitor C1 comienza a cargarse atravs de la resistencia
R1.
Cuando en voltaje de C1 se hace ligeramente superior a los 2/3 de Vcc, el
comparador de umbral U1 aplica un nivel alto a la entrada Reset R del Flip Flop y la
salida del circuito (Out) terminal 3, se hace nuevamente baja.
Como consecuencia de este proceso la salida se ha sostenido en nivel alto
durante un determinado tiempo, el cual se inicia a partir del instante en que se aplic el
al disparo, terminal 2, un nivel de tensin bajo al oprimir el interruptor pulsador S1. Es
decir el circuito ha entregado a su salida un pulso de tensin.
La duracin del pulso, llamado periodo de temporizacin se determina mediante
la frmula siguiente:

T = 1.1 R 1 C 1

De la ecuacin de carga del capacitor:

Tc

c
v C ( t ) = E 1 e

174
 La tensin mxima de carga del capacitor C1 ser la tensin del comparador de
umbral U1 2/3 Vcc, de su terminal 5 de control, que se debe superar para el cambio de
estado en un tiempo de carga Tc, para una constante de tiempo c=R1C1.
Aplicando los niveles de tensin a la ecuacin de carga del condensador.
2
Tc


V CC = VCC 1 e c
3

Resolviendo:

Tc
1
VCC = VCC e c

Despejando al tiempo de carga del condensador.

1
T c = c Ln = c ( 1.0986 )
3
T c = 1.1 c = 1.1 R 1C 1

Ejemplo:

Determinar el tiempo de nivel alto sostenido en la salida del circuito monoestable

de la figura 5.21, s R1 = 1 M y C1 = 100 F.

Solucin.

T c = 1.1 R 1C 1
= 1.1 1 10 6 100 10 6
= 110 s

Se genera un pulso de una duracin de 1.83 minutos, tiempo suficiente para

aplicarse en eventos de control.

175
 LABORATORIO DE CIRCUITOS Y COMPONENTES ESTTICOS.
LABORATORIO DE ELECTRNICA II

Prctica 8

Caracterstica de operacin del 555 como oscilador.

1. Objetivo.
La finalidad de sta prctica, es la de comprobar la operacin del circuito integrado
555, en su modalidad de astable. Observar como vara la frecuencia de la seal de
salida, en funcin de las componentes externas,

2. Equipo y material a emplear.

1 Pz Fuente de corriente directa.

1 Pz Multmetro.
1 Pz Osciloscopio de dos canales.
1 Pz Tablilla de conexiones (protoboard).
1 Pz Circuito integrado 555 (IC1).
1 Pz Resistencia de 10 K (R1).
1 Pz Potencimetro de 1 M (R2).
1 Pz Resistencia de 220 (R3).
2 Pz Capacitor de 10 F (C1).
1 Pz Capacitor de 0-001 F (C2).
1 Pz Diodo emisor de luz LED (D1).

En la figura 1, se muestra el circuito a experimentar.

9V
+V
4 8
R1 RST VCC
7
DSC
Salida
R2 2 3
IC1 OUT
TRG 555
6 R3
THR
GND CNT
+
C1 1 5 LED
C2 D1
0.001 F

Figura 1

176
3. Realizacin de la prctica.

3.1 Efecte pruebas del estado de los componentes y reprtelas.

3.2 Una vez que haya realizado el circuito, energce y compruebe su operacin;
colocando el potencimetro R2 en una posicin intermedia y notar que el LED destella
a una cierta frecuencia, y que esta vara al modificar el valor de la resistencia R2.
3.3 Observe y registre las formas de onda en las terminales de conexin 7,2-6 y 3;
tomadas con relacin al punto de referencia. Para tres posiciones de la resistencia R2 y
dos valores de la capacidad de C1.

Nota. Relacione a un tiempo de referencia, para lo cual ser necesario que se

tome un punto de medicin fijo.

3.4 Describa brevemente la operacin del circuito.

3.5 Compruebe analticamente los parmetros de la seal de: el tiempo de carga Tc, el
tiempo de descarga Td, el perodo de oscilacin, la frecuencia de oscilacin y el ciclo
til. Para las condiciones de operacin del punto 3.3.
3.6 Anexe las conclusiones.

177
 LABORATORIO DE CIRCUITOS Y COMPONENTES ESTTICOS.
LABORATORIO DE ELECTRNICA II

Prctica 9

Caracterstica de operacin del 555 como temporizador.

1. Objetivo.
La finalidad de sta prctica, es la de comprobar la operacin del circuito integrado
555, en su modalidad de monoestable (como temporizador). Demostrar el efecto del
pulso de disparo, sobre la seal de salida del temporizador. Observar como la
duracin del pulso de salida, es funcin de las componentes externas,

2. Equipo y material a emplear.

1 Pz Fuente de corriente directa.

1 Pz Multmetro.
1 Pz Osciloscopio de dos canales.
1 Pz Tablilla de conexiones (protoboard).
1 Pz Circuito integrado 555 (IC1).
1 Pz Resistencia de 47 K (R1).
1 Pz Potencimetro de 250 K (R2).
1 Pz Resistencia de 220 (R3).
1 Pz Resistencia de 15 K (R4).
2 Pz Capacitor de 33 F, 16 VDC (C1).
1 Pz Interruptor de botn pulsador Normalmente abierto NA (S1).
1 Pz Diodo emisor de luz LED (D1).

En la figura 1, se muestra el circuito a experimentar.

+V
4 8
3V a 15V
R1 RST VCC
R2 7
DSC
Salida
2 3
TRG IC1 OUT
555
6
S1 THR
GND CNT T
+
C1 1 5
0.001 F

Figura 1

178
 3. Realizacin de la prctica.

3.1 Efecte pruebas del estado de los componentes y reprtelas.

3.2 Una vez que haya realizado el circuito, energce y compruebe su operacin;
oprimiendo el botn pulsador momentneamente y visualice el encendido del LED,
comprueba la salida por un determinado tiempo.
3.3 Observe y registre las formas de onda en las terminales de conexin 2, 6-7 y 3;
tomadas con relacin al punto de referencia. Para dos valores de la capacidad de C1.

Nota. Relacione a un tiempo de referencia, para lo cual ser necesario que se

tome un punto de medicin fijo.

3.4 Describa brevemente la operacin del circuito.

3.5 Compruebe analticamente el tiempo de la seal de salida.
3.6 Anexe las conclusiones.

179
 BIBLIOGRAFA

REF TITULO ESCRITOR EDITORIAL EDICIN

1 Fundamental of
Operational The Foxboro Company Foxboro 1979
Amplifiers
2 The Electronics Staff of R.E.A. Research and 1988
Problem Solver Dr. M. Fogiel, Director Education Association
3 I.C. Op. Amp. Walter G. Jung Howard W. Sams and 1974
Cookbook Co. , Inc.
4 Applications of
Operational Jerard G. Graeme Mc. Graw Hill 1973
Amplifiers
5 Introduccin a los L.M. Faulkenberry Limusa-Noriega 1996
Amplificadores editores
Operacionales con
Aplicaciones
6 The 555 Timer Howard M. Berlin Blacks Burg 1981
Splications, with
Experiments
7 Electrnica Teoria Robert Boylestad Prentice Hall 1985
de Circuitos Louis Nashelsky Hispano Americana
8 Sistemas Enrique Maldonado Pubicaciones 1989
electrnicos Marcombo,
digitales
9 Digital Logic Sol Liber Hayden Book Co. 1978
Circuits
10 Prcticas de Zbar Alfa omega 2001
Electrnica Malvino
Miller

180