LATCH, FLIP FLOPS, MAQUINAS DE ESTADOS FINITOS
OBJETIVOS
1. Comprobar el funcionamiento de los
flip flops en Mquinas de estados
Finitos.
2. Comprobar el funcionamiento de los
flip flops en registros y contadores.
3. Comprobar el funcionamiento de
memorias tipo 2716 y/o 2732, as como
la 6116 (RAM ESTTICA)
FUNDAMENTO TERICO
FLIP FLOPS
Es un multivibrador capaz de permanecer en
uno de dos estados posibles durante un tiempo
indefinido en ausencia de perturbaciones. Esta
caracterstica es ampliamente utilizada en
electrnica digital para memorizar informacin.
El paso de un estado a otro se realiza variando
sus entradas. Dependiendo del tipo de dichas
entradas los biestables se dividen en:
Asncronos: slo tienen entradas de
control. El ms empleado es el
biestable RS.
Sncronos: adems de las entradas de
control posee una entrada de
sincronismo o de reloj. Si las entradas
de control dependen de la de
sincronismo se denominan sncronas y
en caso contrario asncronas. Por lo
general, las entradas de control
asncronas prevalecen sobre las
sncronas.
La entrada de sincronismo puede ser activada
por nivel (alto o bajo) o por flanco (de subida o
de bajada). Dentro de los biestables sncronos
activados por nivel estn los tipos RS y D, y
dentro de los activos por flancos los tipos JK, T
y D.
Los biestables se crearon para eliminar las
deficiencias de los latches.
Aplicaciones:
Un biestable puede usarse para almacenar un
bit. La informacin contenida en muchos
biestables puede representar el estado de un
secuenciador, el valor de un contador, un
carcter ASCII en la memoria de un ordenador,
o cualquier otra clase de informacin.
Un uso corriente es el diseo de mquinas de
estado finitas electrnicas. Los biestables
almacenan el estado previo de la mquina que
se usa para calcular el siguiente.
El T es til para contar. Una seal repetitiva en
la entrada de reloj hace que el biestable cambie
de estado por cada transicin alto-bajo si su
entrada T est a nivel 1. La salida de un
biestable puede conectarse a la entrada de reloj
de la siguiente y as sucesivamente. La salida
final del conjunto considerado como una
cadena de salidas de todos los biestables es el
conteo en cdigo binario del nmero de ciclos
en la primera entrada de reloj hasta un mximo
de 2n-1, donde n es el nmero de biestables
usados.
Uno de los problemas con esta configuracin de
contador es que la salida es momentneamente
invlida mientras los cambios se propagan por
la cadena justo despus de un flanco de reloj.
Hay dos soluciones a este problema. La primera
es muestrear la salida slo cuando se sabe que
esta es vlida. La segunda, ms compleja y
ampliamente usada, es utilizar un tipo diferente
de contador sncrono, que tiene una lgica ms
compleja para asegurar que todas las salidas
cambian en el mismo momento
predeterminado, aunque el precio a pagar es la
reduccin de la frecuencia mxima a la que
puede funcionar.
Una cadena de biestables T como la descrita
anteriormente tambin sirve para la divisin de
la frecuencia de entrada entre 2 n, donde n es el
nmero de biestables entre la entrada y la
ltima salida.
LATCH

Un latch (lat memori inglet) es un circuito

electrnico usado para almacenar informacin Lat
en sistemas lgicos asncronos. Un latch puede ch RS
almacenar un bit de informacin. Los latches se
pueden agrupar, algunos de estos grupos tienen
nombres especiales, como por ejemplo el 'latch
quad ' (que puede almacenar cuatro bits) y el
'latch octal' (ocho bits). Los latches son
dispositivos biestables asncronos que no tienen
entrada de reloj y cambian el estado de salida
solo en respuesta a datos de entrada, mientras
que los biestables sncronos, cuando tienen
datos de entrada, cambian el estado de salida en Tabla de Verdad
respuesta a una entrada de reloj.

Latch RS
Los latches a diferencia de los conectores no
necesitan una seal de reloj para su
funcionamiento.
El latch lgico ms simple es el RS, donde R y
S permanecen en estado 'reset' y 'set'. El latch
es construido mediante la interconexin
retroalimentada de puertas lgicas NOR
(negativo OR), o bien de puertas lgicas
NAND (aunque en este caso la tabla de verdad
tiene salida en lgica negativa para evitar la
incongruencia de los datos). El bit almacenado
est presente en la salida marcada como Q.
MQUINA DE ESTADOS FINITOS
Es un nombre genrico dado a los circuitos
secuenciales por reloj, tal mquina de estados
cambia de estado solamente cuando ocurre un
flanco de disparo o un pulso en la seal de
reloj.
El circuito secuencial cuyas salidas dependen
tanto del estado actual como de la entrada, se le
conoce como mquina de Mealy.
El circuito secuencial cuyas salidas dependen
slo del estado actual, se le conoce como
mquina de Moore.

Se pueden dar las siguientes combinaciones de Ejemplos ms conocidos:

entrada: set a 1 y reset a 0 (estado 'set'), en cuyo
caso la salida Q pasa a valer 1; set a 0 y reset a
0 (estado 'hold'), que mantiene la salida que
tuviera anteriormente el sistema; set a 0 y reset
a 1 (estado 'reset'), en cuyo caso la salida Q
pasa a valer 0; y finalmente set a 1 y reset a 1,
que es un estado indeseado en los biestables de
tipo RS, pues provoca oscilaciones que hacen
imposible determinar el estado de salida Q.

Esta situacin indeseada se soluciona con los

biestables tipo JK, donde se aade un nivel ms
de retroalimentacin al circuito, logrando que Maquina Tipo Moore:
dicha entrada haga conmutar a las salidas,
denominndose estado de 'toggle'.
Las salidas solo dependen del estado interno y
de cualquier entrada sincronizada con el
circuito, como se observa en la figura, donde
las salidas del sistema son nicamente
sincrnicas. Un ejemplo de este tipo de
mquinas de estado son los contadores.
Estado Siguiente = F(Estado Actual, Entrada)
Salida = G(Estado Actual)
Maquina Tipo Mealy:
En esta mquina de estados las salidas se
encuentran determinadas por el estado interno
del sistema y por las entradas no sincronizadas
con el circuito. El diagrama de bloques
representativo de esta mquina se muestra en la
figura, donde se observa que las salidas del
sistema son tanto sincrnicas como
asincrnicas.
Estado Siguiente = F(Estado Actual, Entrada)
Salida = G(Estado Actual, Entrada)