UNIVERSIDADE DE PERNAMBUCO

Escola Politcnica de Pernambuco

Eletrnica Digital

Autores:
Carlos Eduardo Arajo Diniz Filho
Joo Rodrigues Adeodato Neto
Jorge Vincius Andrade dos Santos
Werner Florncio de Carvalho Santos

PROJETO DE DETECTOR DE MAGNITUDE RELATIVA ACOPLADO

A DISPLAYS LCD

Recife, PE
2015
 UNIVERSIDADE DE PERNAMBUCO
Escola Politcnica de Pernambuco
Eletrnica Digital

Autores:
Carlos Eduardo Arajo Diniz Filho
Joo Rodrigues Adeodato Neto
Jorge Vincius Andrade dos Santos
Werner Florncio de Carvalho Santos

PROJETO DE DETECTOR DE MAGNITUDE RELATIVA ACOPLADO

A DISPLAYS LCD

Projeto acadmico apresentado

como parte do 1 Exerccio Escolar
da disciplina Eletrnica Digital
2015.2

Orientador: Prof. Reginaldo Pereira Leal

Recife, PE
2015
 RESUMO

Este documento trata da soluo de uma questo problema do livro

Sistema Digitais: Princpios e Aplicaes (11 Edio, Tocci, Widmer & Moss). A
abordagem foi feita pelos integrantes do grupo IV, atendendo s exigncias de
projeto pedidas pelo professor orientador, usando os conhecimentos de circuitos
lgicos absorvidos nas aulas. Primeiramente, o problema foi analisado, para
depois serem elaboradas as solues completas, com tabelas-verdade, mapas
K, equaes lgicas e circuitos. A equipe tambm simplificou o circuito e as
equaes, quando isso era possvel, e depois simulou o circuito no software
PROTEUS. Aps a simulao, o circuito foi montado em protoboard e testado. Ao
final do trabalho, foram verificados os resultados prticos com os tericos, a fim
de determinar se todas as exigncias foram suficientemente atendidas
Palavras-chave: Detector de Magnitude Relativa. Circuitos Lgicos. Display 7
segmentos. Eletrnica Digital.
 SUMRIO

1. INTRODUO ........... 4
2. METODOLOGIA ..... 5
3. RELATRIO TERICO ....
3.1. Tabela-verdade ...................................................................
3.2. Mapa K ..............................................................................
3.3. Equaes Lgicas ..............................................................
3.4. Circuito Lgico ...................................................................
3.5. Circuito Eltrico .................................................................
4. SIMULAO EM PROTEUS ......
5. RELATRIO PRTICO .................................................................
5.1. Montagem ...........................................................................
5.2. Testes .................................................................................
6. VERIFICAO DE RESULTADOS ................................................
7. CONCLUSO ................................................................................
APNDICES ..................................................................................
REFERNCIAS .............................................................................
1. INTRODUO

Um circuito integrado um dispositivo microeletrnico que consiste de

muitos transistores e outros componentes interligados capazes de desempenhar
muitas funes. Suas dimenses so extremamente reduzidas, sendo os seus
componentes formados em pastilhas de material semicondutor.
A importncia da integrao est no baixo custo e alto desempenho, alm
do tamanho reduzido dos circuitos aliado alta confiabilidade e estabilidade de
funcionamento. Uma vez que os componentes so formados ao invs de
montados, a resistncia mecnica destes permitiu montagens cada vez mais
robustas a choques e impactos mecnicos, permitindo a concepo de
portabilidade dos dispositivos eletrnicos.
Com o uso desses minsculos CIs, a Eletrnica Digital nos permite criar
uma infinidade de sistemas, capazes de realizar operaes que vo de imitar o
som da chuva, at transmitir ligaes de uma estao espacial a uma base na
Terra. Atravs de diagramas, equaes e mapas possvel representar as
operaes algbricas booleanas presentes em qualquer sistema. Hoje em dia, a
eletrnica digital est presente em praticamente todas as tecnologias, e continua
em evoluo.

Objetivos

O objetivo desse projeto montar um circuito capaz de comparar e indicar

em Displays LCD, se dois nmeros binrios de 3-bits x2x1x0 e y2y1y0 so iguais
entre si, maiores ou menores que o outro. A questo correspondente a 4-25,
como segue:
As exigncias de projeto so:
Se X = Y, o display deve mostrar G e os outros displays devem ser
apagados;
Se X > Y, o display deve mostrar A e os outros displays devem ser
apagados;
Se X < Y, o display deve mostrar E e os outros displays devem ser
apagados;
O circuito do Detector de Magnitude Relativa deve ser completamente
digital;
Usar Displays de 7 segmentos.

Especificamente para o GRUPO IV:

Utilizar na montagem somente portas AND, OR e NOT e circuitos
integrados HC.
2. METODOLOGIA

A primeira fase do projeto consistiu em montar a tabela-verdade. Para

isso, foi analisada cada combinao possvel entre os dois nmeros, e a cada
linha somente uma das trs sadas seria nvel ALTO. Em seguida, para a
montagem dos Mapas K, utilizou-se o software KARMA desenvolvido pelo
Instituto de Informtica da UFRGS (disponvel aqui: http://www.inf.ufrgs.br/logics/),
que facilitou o processo pois para cada sada do problema, so necessrios 64
quadrculos, o que seria muito trabalhoso e sujeito a falhas, se feito mo.
Aps a criao dos Mapas K, o mesmo programa forneceu a equao
simplificada
3. RELATRIO TERICO

3.1. Tabela-verdade

A tabela-verdade do problema composta de 6 variveis e 3 sadas, e segue

as seguintes premissas:

Se X = Y M ALTO; N BAIXO; P BAIXO

Se X > Y M BAIXO; N ALTO; P BAIXO
Se X < Y M BAIXO; N BAIXO; P ALTO

Linhas X2 X1 X0 Y2 Y1 Y0 M N P
0 0 0 0 0 0 0 1 0 0
1 0 0 0 0 0 1 0 0 1
2 0 0 0 0 1 0 0 0 1
3 0 0 0 0 1 1 0 0 1
4 0 0 0 1 0 0 0 0 1
5 0 0 0 1 0 1 0 0 1
6 0 0 0 1 1 0 0 0 1
7 0 0 0 1 1 1 0 0 1
8 0 0 1 0 0 0 0 1 0
9 0 0 1 0 0 1 1 0 0
10 0 0 1 0 1 0 0 0 1
11 0 0 1 0 1 1 0 0 1
12 0 0 1 1 0 0 0 0 1
13 0 0 1 1 0 1 0 0 1
14 0 0 1 1 1 0 0 0 1
15 0 0 1 1 1 1 0 0 1
16 0 1 0 0 0 0 0 1 0
17 0 1 0 0 0 1 0 1 0
18 0 1 0 0 1 0 1 0 0
19 0 1 0 0 1 1 0 0 1
20 0 1 0 1 0 0 0 0 1
21 0 1 0 1 0 1 0 0 1
22 0 1 0 1 1 0 0 0 1
23 0 1 0 1 1 1 0 0 1
24 0 1 1 0 0 0 0 1 0
25 0 1 1 0 0 1 0 1 0
26 0 1 1 0 1 0 0 1 0
27 0 1 1 0 1 1 1 0 0
28 0 1 1 1 0 0 0 0 1
29 0 1 1 1 0 1 0 0 1
30 0 1 1 1 1 0 0 0 1
31 0 1 1 1 1 1 0 0 1
32 1 0 0 0 0 0 0 1 0
33 1 0 0 0 0 1 0 1 0
34 1 0 0 0 1 0 0 1 0
35 1 0 0 0 1 1 0 1 0
36 1 0 0 1 0 0 1 0 0
37 1 0 0 1 0 1 0 0 1
38 1 0 0 1 1 0 0 0 1
39 1 0 0 1 1 1 0 0 1
40 1 0 1 0 0 0 0 1 0
41 1 0 1 0 0 1 0 1 0
42 1 0 1 0 1 0 0 1 0
43 1 0 1 0 1 1 0 1 0
44 1 0 1 1 0 0 0 1 0
45 1 0 1 1 0 1 1 0 0
46 1 0 1 1 1 0 0 0 1
47 1 0 1 1 1 1 0 0 1
48 1 1 0 0 0 0 0 1 0
49 1 1 0 0 0 1 0 1 0
50 1 1 0 0 1 0 0 1 0
51 1 1 0 0 1 1 0 1 0
52 1 1 0 1 0 0 0 1 0
53 1 1 0 1 0 1 0 1 0
54 1 1 0 1 1 0 1 0 0
55 1 1 0 1 1 1 0 0 1
56 1 1 1 0 0 0 0 1 0
57 1 1 1 0 0 1 0 1 0
58 1 1 1 0 1 0 0 1 0
59 1 1 1 0 1 1 0 1 0
60 1 1 1 1 0 0 0 1 0
61 1 1 1 1 0 1 0 1 0
62 1 1 1 1 1 0 0 1 0
63 1 1 1 1 1 1 1 0 0
3.2. Mapa K e equaes lgicas
Para a simplificao das equaes da tabela verdade, foi utilizado o mtodo do
Mapa de Karnaugh usando o software Karma.
Para x = y

= (!A*B*!C*!D*E*!F)+(!A*B*C*!D*E*F)+(!A*!B*!C*!D*!E*!F)+(!A*!B*C*!D*!E*F)+
(A*!B*!C*D*!E*!F)+(A*!B*C*D*!E*F)+(A*B*!C*D*E*!F)+(A*B*C*D*E*F)

Para x > y
 = (A*C*!E*!F)+(A*B*C*!F)+(B*!D*!E)+(B*C*!D*!F)+(A*!D)+(C*!D*!E*!F)+(A*B*!
E)

Para x < y
= (!A*D)+(!A*!B*!C*F)+(!A*!B*E)+(!A*!C*E*F)+(!B*!C*D*F)+(!B*D*E)+(!
C*D*E*F)