Conversin Analgico-Digital

La salida de los sensores, que permiten al equipo electrnico interaccionar con el

entorno, es normalmente una seal analgica, continua en el tiempo. En
consecuencia, esta informacin debe convertirse a binaria (cada dato analgico
decimal codificado a una palabra formada por unos y ceros) con el fin de adaptarla
a los circuitos procesadores y de presentacin. Un convertidor analgico-digital
(CAD) es un circuito electrnico integrado cuya salida es la palabra digital resultado
de convertir la seal analgica de entrada. La conversin a digital se realiza en dos
fases: cuantificacin y codificacin. Durante la primera se muestrea la entrada y a
cada valor analgico obtenido se asigna un valor o estado, que depende del nmero
de bits del CAD. El valor cuantificado se codifica en binario en una palabra digital,
cuyo nmero de bits depende de las lneas de salida del CAD. Estos dos procesos
determinan el diseo del circuito integrado. En la prctica, el proceso de conversin
est sujeto a numerosas limitaciones resultado de los procesos de fabricacin. Las
ms relevantes son el tiempo de conversin y la finitud del nmero de estados de
salida. La conversin involucra un tiempo y, en consecuencia, supone una
incertidumbre que limita la velocidad mxima de la entrada. Los valores discretos
del proceso de cuantificacin llevan consigo un error y una limitacin de resolucin
del circuito. La eleccin del CAD en un diseo electrnico depender de la
adaptacin de sus rasgos a los requerimientos de la aplicacin.
Principios operativos de los CADs.
En un CAD de N bits hay 2N estados de salida y su resolucin (porcin ms
pequea de seal que produce un cambio apreciable en la salida) se expresa como
1/2N (una parte en el nmero de estados). Con frecuencia la resolucin se expresa
a partir del margen de entrada del convertidor para definir el intervalo de
cuantizacin o espacio de 1 LSB (Least Significant Bit; bit menos significativo).

La grafica 1 representa la respuesta de un convertidor A/D de 3 bits a una entrada

analgica senoidal de 1 kHz de frecuencia, valor medio 5 V y valor cresta a cresta
de 10 V, coincidentes con el margen de entrada. En ella se observan los 2 3=8
estados de la salida, correspondientes a los cdigos binarios desde el 000 al 111.
Cada intervalo de cuantizacin tiene una anchura de 10 (V)/8 (estados)=1,25 V. La
grafica 2 representa la respuesta del convertidor con un bit ms. Se observa en ella
el aumento de la resolucin, ahora con 16 estados, que permite aproximar la seal
digitalizada a la analgica original. El intervalo de cuantizacin es en este caso la
mitad, y la resolucin es el doble.
 Digitalizacin de una seal
analgica por un convertidor
A/D de 3 bits. Se observan los
8 estados de cuantizacin de
1,25 V de anchura y los lmites
de cada intervalo de
cuantizacin en ordenadas.

Digitalizacin de una seal

analgica por un convertidor A/D
de 4 bits (16 estados).

El CAD es un dispositivo no lineal, por lo que no tiene sentido la consideracin de

funcin transferencia. Su relacin entrada-salida viene dada por una caracterstica
escalonada. La figura 3 representa caracterstica ideal de un CAD de 3 bits. En ella
se consideran los puntos de decisin situados en el centro de cada intervalo de
cuantizacin (1/2 LSB).
Curva de transferencia de un CAD
de 3 bits con cuantificacin
uniforme. Los puntos de decisin
se sitan en la mitad de cada
intervalo de cuantizacin. Se ha
supuesto un FE=10 V.

CAD de arrastre o servo convertidor

Tambin llamados de tipo tracking, estos circuitos integrados presentan tambin
una configuracin con realimentacin. En el circuito se aprecia el contador
ascendente-descendente, que
determina la aproximacin digital de
la tensin analgica de entrada. En
principio se pone el contador a cero.
El contador se incrementa segn le
llegan impulsos de reloj. La cuenta
digital se va convirtiendo en
analgica en el CDA y es
comparada con la entrada. Mientras
el resultado de la conversin D/A
sea menor que la entrada, el
comparador ofrece salida de nivel alto y contina la cuenta ascendente (Up).
Cuando la salida del CDA supera a la entrada, la salida del comparador pasa a nivel
bajo, la cuenta disminuye en una unidad (Down). Ahora la salida del comparador
ser otra vez un nivel alto, la cuenta aumenta una unidad, la salida del CDA supera
a la entrada y, as sucesivamente. Es decir, el circuito entra en un ciclo de indecisin
digital, oscilando la cuenta en 1, en torno al valor correcto. Es decir, una vez la
salida del CDA haya alcanzado a la entrada, cualquier pequeo cambio que se
produzca en sta es seguido con rapidez por el circuito, contando o descontando;
de ah la analoga con el funcionamiento de un servosistema. Como en estas
situaciones se produce un seguimiento (tracking) de la entrada, no hace falta
introducir como etapa previa un circuito de muestreo y retencin (S&H).
CAD con comparadores en paralelo
Este convertidor es muy rpido, ya que la
conversin se realiza de forma simultnea y casi
instantnea. Se muestra el esquema interno de
un CAD de comparadores en paralelo de 3 bits.
Sus elementos esenciales son la cadena de
comparadores analgicos de alta velocidad y un
codificador de prioridad. El tiempo de conversin
viene determinado por la velocidad de los
comparadores y el codificador. Entre el
codificador de prioridad y los comparadores suele
intercalarse un registro (puede ser de biestables
D) cuando la entrada vara rpidamente. El reloj
que controla la transferencia de datos a travs de
los registros determina pues la velocidad de la
salida. Obsrvese que el circuito se complica
conforme aumenta el nmero de bits. En el
esquema, para 3 bits de salida se requieren 7
comparadores. Para N bits se requieren 2N -1 comparadores; por lo que la adicin de
un bit casi duplica el nmero de comparadores. Adems, al aumentar el nmero de
bits tambin es mayor la complejidad del codificador de prioridad. Un codificador es
un dispositivo combinacional con n entrada y m salidas, tal que en un instante
cualquiera slo una entrada toma el valor 1, para la que el circuito genera su cdigo
digital de salida. El cdigo de salida ms frecuente es el binario. Los codificadores
de prioridad prevn la posibilidad de que ms de una entrada o tecla de activacin
estn activas simultneamente.

Convertidor de rampa simple

Inicialmente el contador est a cero y el circuito de control tiene inhibido el paso de
impulsos al contador. Cuando se aplica una se aplica una seal de inicio (start), el
circuito de control dar paso a la seal de reloj hacia el contador y al mismo tiempo
ir generando la rampa que se
comparar con la seal de
entrada de tal forma que, cuando
esta seal se iguale a la tensin
de entrada Vi, bloquear el paso
de la seal de reloj al contador,
correspondindose la
combinacin digital que aparece
en la salida del contador con la
tensin analgica de entrada.
Un inconveniente del convertidor
A/D de rampa simple como el de
la figura, es su dependencia de la linealidad de la rampa, y en consecuencia, de los
componentes que integran el circuito generador de rampa (circuito integrador
formado, por condensador y
resistencia). Este problema se resuelve
con el convertidor de doble rampa que
se indica en el siguiente esquema
donde la precisin es muy notable.
En este tipo de convertidor hay dos
fases: la primera, que consiste en
determinar la rampa para Vi en la
entrada, en un tiempo fijo; la segunda,
el tiempo que tarda, con pendiente fija y
tensin de referencia conocida, VREF,
en pasar del valor mximo de la anterior
fase a cero figura B).
Conversin digital-analgica
Un conversor de seal digital a analgica o conversor digital analgico, CDA o DAC
(del ingls digital to analogue converter) es un dispositivo para convertir seales
digitales con datos binarios en seales de corriente o de tensin analgica.
Las seales en la naturaleza tienen las caractersticas de ser continuas en su
magnitud y en el diagrama temporal. La digitalizacin es necesaria para el
procesamiento, almacenamiento y filtrado de seales analgicas con los beneficios
que las seales digitales conllevan, como mayor inmunidad al ruido, circuitos
electrnicos ms simples para el procesamiento y almacenamiento. Representacin
unvoca de los elementos, cuya cantidad de smbolos es proporcional a 2n siendo n
la cantidad de bits.
Mtodo de las corrientes ponderadas
Cada llave simboliza un conmutador, el cual puede ser implementado por
transistores JFET y en cuya compuerta
est relacionada elctricamente con la
salida de un bit de un circuito digital.
Siendo el bit con mayor peso ponderado
(MSB) y LSB el bit con menor peso de
ponderacin. Mientras mayor es la
ponderacin del bit, mayor es la
corriente que circula por la rama. Dichas concurren en un nico nodo y segn ley
de corriente de Kirchhoff, la suma de estas convergen en la entrada no inversora,
de manera la tensin de salida es:

La desventaja principal es que se requiere un rango de valores de resistencia y una

precisin muy grandes, difcilmente obtenibles en la prctica Por ejemplo, para n =
10 el error en la resistencia 2R debe ser < 1/211 0,05 % para asegurar que el
error total sea menor que salto de 1 LSB. Si en estas condiciones fuera 2R = 100
k, entonces 2nR = 51,2 M. Un valor menor para 2R redundara en errores
inadmisibles debidos a la resistencia Ron de las llaves analgicas, que ronda los
100 .
Red R-2R en escalera
Una red R-2R o tambin llamada escalera de resistencias es un circuito electrnico
formado por resistencias alternando dos valores posibles, donde un valor debe ser
el doble del otro. Varias configuraciones son posibles. Permite una forma simple y
econmica de implementar un convertidor digital-analgico (DAC), enlazando
grupos de resistencias de precisin alternando los dos valores posibles en una
escalera.
El principio de este conversor consiste en dividir en dos la corriente que hay en cada
nudo. Por ejemplo, si nos fijamos en el nudo A de la figura, la mitad de la corriente
que fluye a la derecha del nudo es aportada a travs de la resistencia de valor 2R
correspondiente al MSB y la otra mitad es aportada a travs de la resistencia de
valor R, por la que circula la corriente asociada a los bits de un peso menor al MSB.
La red est construida de tal forma que el efecto de la puesta a "1" de una lnea de
entrada provoca, en la entrada del amplificador operacional, una intensidad de
corriente proporcional al peso del bit.
Ventajas
Solamente emplea resistencias
de dos valores diferentes (R y
2R), por lo que resuelve el
problema que se plante
anteriormente en cuanto a la
gran disparidad de los valores
resistivos.
Mediante los conversores R-2R
necesitamos unos valores
resistivos que son fciles de
obtener, la variacin de las
resistencias con la temperatura ser similar en todas ellas y se pueden emplear
valores pequeos cuando sea necesario implementar conversores de alta
velocidad.
Desventajas
La desventaja que poseen reside en que necesitamos el doble de resistencias que
en el caso del conversor de resistencias ponderadas. Adems la corriente que
inyecta el bit menos significativo, tiene un retardo de propagacin superior a la
inyectada por el MSB, lo cual puede provocar un mayor tiempo de conversin.
Convertidores sigma-delta Son
Apropiados para aplicaciones con requisitos de resolucin elevados (hasta 21 bits
en algunos modelos) que involucren frecuencias bajas-medias (audio y voz entre 10
Hz y 100 kHz). El esquema muestra la estructura interna de este circuito.
El comparador de alta
velocidad compara la salida
del integrador con cero. El
CDA de 1 bit toma el 0 el
1 de la salida del
comparador y genera una
tensin analgica que se
resta a la seal de inters. La
diferencia es integrada y
comparada con cero. Por ejemplo, para una entrada positiva, la salida del
comparador es una secuencia de 1 hasta que la salida del comparador pasa por
cero. Cuanto ms positiva sea la entrada mayor es la serie de 1 producida. Para
entrada nula, en la salida del comparador se alternan los 1 con los 0. En este
circuito la frecuencia de muestreo puede ser muy elevada comparada con la de la
seal de entrada, por lo que el filtro antialiasing es muy simple. Tampoco es
necesario el circuito S&H