MECATTRONICA

A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

SIISTEM
MAS MIC
CROCO
ONTRO
OLADO
OS
Captu
ulo 9
Coonversor A/D

Este convertidorr permite laa conversin de hasta 14 entradass analgicass. El converrtidor

(figuura 9.1) es de diez biits y convierte por approximacionnes sucesivvas. La seal de
referrencia para el convertidor puede ser VDD o el valor leedo a travs de las paatillas
AN33/VREF+, AN2/VREF-
A -. Tiene la caracterstiica especiall de que pueede funcionnar en
modoo de reposo o.

Figura 9.1 Diagrama de bloques

b del coonvertidor A/D
D de 10 bits.

Los rregistros asociados al convertidor

c r son: ADCCON0: Conntrolan la opperacin A/D
D del
mduulo. ADCO ON1: Confiigura las fuunciones de los pines de
d los puerttos. ADREESH y
ADRRESL : Ressultado de la converssin. ANS SEL y ANS SELH: seleeccin del canal
analgico.

A coontinuacin se realiza laa descripcin de cada uuno de elloss.

El reegistro ADC
CON0 constta de los sigguientes bitss:

1446 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

bit 7::6 ADCS

S1:ADCS0:: Bits de selleccin del reloj
r para laa conversinn A/D.
Con ADSC2
A del registro AD
DCON1=0
00 = FOSC/2.
01 = FOSC/8.
10 = FOSC/32.
11 = FRC (Reloj deel oscilador interno RC)).
bit 5::2 CHS2:CHS0: Bitts de seleccin del canall.
0000 = Canal 0, (A
AN0).
0001 = Canal 1, (A
AN1).
0010 = Canal 2, (A
AN2).
0011 = Canal 3, (A
AN3).
0100 = Canal 4, (A
AN4).
0101 = Canal 5, (A
AN5).
0110 = Canal 6, (A
AN6).
0111 = Canal 7, (A
AN7).
1000 = Canal 8, (A
AN8).
1001 = Canal 9, (A
AN9).
1010 = Canal 10, (AN10).
(
1011 = Canal 11, (AN11).
(
1100 = Canal 12, (AN12).
(
1101 = Canal 13, (AN13).
(
1110 = CVREF
1111=Referencia corregida
c (0
0.6V voltajee de referenccia corregidaa)
bit 1 GO/ DONE:
D Bits de estado de
d la converssin
Cuanddo ADCON = 1
1 = Coonversin enn proceso (pooner a 1 paara iniciar unna conversi
n).
0 = Laa conversinn ha finalizad
do/o no esta en progresoo.
bit 0 ADCO
ON: Activaccin del convversor A/D.
1 = El comparadorr est activaado.
0 =El comparador
c r no est actiivado.

1447 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

En ell caso del registro ADCO
ON1 los bitss que lo com
mponen son:

bit 7 ADFM
M: A/D bit dde seleccinn de formatoo de la convversin.
1 = Juustificado a la
l derecha. Los seis bitts ms signiificativos dee ADRESH se
leen coomo cero 00.
0 = Juustificado alaa derecha. Los
L seis bitss menos sig
gnificativos de ADRESL se
leen coomo. 0.
bit 6 Bit no implementtado: Se lee como 0.
bit 5 VCFG
G1:Bit de vooltaje de refferencia
1= pin
n VREF-
0=VSS
S
bit 4 VCFG
G0:Bit de vooltaje de refferencia
1= pin
n VREF+
0=VD
DD
bit 3:0 Bit no implementtado: Se lee como 0.

Los ppasos a segu

uir para reallizar una coonversin A
A/D son:

1. Config
gurar mduulo A/D:

aa. Configuraacin de pinnes analgiccos/ Tensinn de referenncia/ E/S

d
digitales (AN
NSEL, ANS SELH).

b Seleccin de la entradda A/D (AD

b. DCON0).

c Seleccin de reloj parra la converrsin A/D (A

c. ADCON0)..

d Habilitar mdulo
d. m A/D
D (ADON (ADCON0<
( <0>)

2. Config
gurar las intterrupciones (si se quieere):

a ADIF =0
a.

b GIE = PEIE = ADIE = 1

b.

3. Esperaar el tiempoo de adquisicin.

1448 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

4. Comennzar la convversin pon

niendo a 1 el bit GO/ DONE
D (AD
DCON0<2>
>).

5. Esperaar a que term

mine la con
nversin. Puuede ser de dos
d formas:

aa. Leyendo constanteme

c ente el bit GO/
G DONE hasta que se ponga a 00,
in
ndicando ell fin de la coonversin.

b Esperandoo a que se produzca

b. p la interrupcinn.

6. Leer registro
r de conversin
c A
ADRESH y ADRESL y borrar el flag ADIF ssi es
necesarioo.

7. Para laa siguiente conversin se salta a loos puntos 1, 2 3 en funcin

fu de lo que
se necesiite. El tiemppo de conveersin por bit
b se definee como TAD D. Un mnimmo de
2TAD so on necesarioos antes de la conversin.

Para la conversiin existen ciertos

c requuerimientos de tiempos:

Tiempo de adquisiicin (TAC CQ): Es el e tiempo que tarda en cargarse el

ccondensado or de retencin con la tensin
t de la
l salida. Essta carga deepende de varios
v
ffactores, coomo puedenn ser las imppedancias asociadas
a a la fuente de tensin y a los
iinterruptorees de muestrreo. Se calccula as:

TACQ = TAMP + TC
T + TCOF
FF

SSiendo TAMP el tiem mpo de estaablecimientto del ampllificador, TC

T el tiemppo de
ccarga del condensado
c or y TCOF FF el coeficiente de temperatura
t a. El tiemppo de
aadquisicin
n es del ordeen de 11s.

Tiempo de conversinn por bit (TA AD): Para convertir

c 10 bits se requ
uiere un tiem
mpo
dde 9.5TAD.. Por otro laado, el TAD D va a depennder de la fuuente de reloj que se
sseleccione para
p la convversin. Parra una correcta converssin A/D, ell reloj debe
sseleccionarsse para aseggurar un tiem
mpo TAD de E la tabla 4.2 se muestrran
d 1,6 s. En
n seleccionaar junto con el TAD aso
llas distintass fuentes quue se pueden ociado a cadda
uuna de ellass.

TAB
BLA 4.2 TAD
D frente a la frecuencia
f d operacinn del dispositivo.
de

1449 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

Nota 1: El TAD tpico de
d una fuente RC es de 4s.

2: Estos valores violan el mnimo tiempo requerido de TAD.

T

3: Para converssiones ms rppidas se recom

mienda utilizarr otra fuente de
d reloj.

4: Para disposiitivos de frecuuencias superriores a 1MHzz, el dispositivvo debe de esstar en

modo
m

SLEEP paraa la conversin completa, o la precisin del convertiddor A/D puede estar
fuera de las eespecificacionnes.

El tieempo necessario para la

l conversin tambinn depende de
d la resoluucin con qque se
quierra realizar dicha
d converrsin. De esste modo:

T
Tiempo de conversin
c = TAD + N TAD + (110 N) (2TOSC),

Sienddo N el nmero de bits

b a conveertir. Este tiempo
t de conversin
c se puede forzar
f
violaando los reqquerimientoss de TAD.

En laa figura 9.2 se muestra la secuenciia de la convversin A/D

D.

F
Figura 9.2 Seecuencia de coonversin A/D
D.

La fuuncin de trransferenciaa ideal del convertidor A

A/D es aquella cuya prrimera transsicin
ocurrre cuando laa tensin annalgica de entrada es 1 unidad del bit menos significativvo del
resulltado (VREF/256)
/ (figurra 9.2).

1550 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

F
Figura 9.2 Fuuncin de trannsferencia A/D
D.

Para la conversiin, los TRIIS asociadoss tienen quee configurasse como enttradas. Ademms
Si el mdulo CC CPx est connfigurado en modo de comparaci n con trigg
ger interno, ste

dispaarar la conv
versin A/D
D.

GISTROS ASOCIADO
REG A NVERSOR AD
S AL CON A

1551 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

9.1 M
Mdulo de
d Tensin
n de Refeerencia.

Este mdulo pro oporciona unna tensin seleccionabl

s le que se obbtiene mediaante el uso de 16
resisttencias en seerie. En la fiigura 9.3 se ve el hardw
ware de este mdulo.

F
Figura 9.3 Diiagrama de bloques de mddulo de tensinn de referencia.

Los ddistintos valores que puueden obtenner, en funccin de los bits

b VR3:VR R0
(VRC CON<3:0>)) y VRR (V VRCON<5> >), con una alimentacin
a n de 5V sonn los indicaddos
en laa tabla.

VR3:VR0
0 Vref
VRR=11 VRR=0
0000 0.00 V 1.25 V
0001 0.21 V 1.41 V
0010 0.42 V 1.56 V
0011 0.63 V 1.72 V
0100 0.83 V 1.88 V
0101 1.04 V 2.03 V
0110 1.25 V 2.19 V
0111 1.46 V 2.34 V
1000 1.67 V 2.50 V
1001 1.88 V 2.66 V
1010 2.08 V 2.81 V

1552 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

1011 2.29 V 2.97 V
1100 2.50 V 3.13 V
1101 2.71 V 3.28 V
1110 2.92 V 3.44 V
1111 3.13 V 3.59 V

TABLA
A Voltajes de referencia
r tpiicos con VDD
D = 5.0 V

El reegistro de co
ontrol de estte mdulo es
e el registroo VRCON que
q consta de
d los siguieentes
bits:

bit 7 VREN
N: Habilitaccin del md
dulo
CVREFF. 1 = El mdulo VREF est
e conectaado.
CVREFF. 0 = El mdulo VREF est
e desconnectado.
bit 6 VROE
E: Activacin de la salida del mddulo CVREF
1 = CV
VREF est haabilitado como salida por
p RA2/AN2//VREF-/CVREF pin.
0 = Taanto el compparador com
mo el pin dee salida estn desconectados.
bit 5 VRR: Seleccin del
d rango de VREF.
1 = Dee 0V a 0.75 CVRSRC, co
on un paso de
d CVRSRC /24.
/
0 = Dee 0.25 VDD a 0.75 CVRSRC
R , con unn paso de CV
VRSRC /32.
bit 4 VRSS
S: Seleccinn del rango de
d VREF del comparadoor.
bit 3:0 VR3:V
VR0: Selecccin del vallor de CVREEF.
Cuanddo VRR = 1:
CVREFF = (VR<3:00>/24) VD
DD
Cuanddo VRR = 0:
0
CVREFF = VDD
D + (VR<3::0>/32) VD
DD

Commo se puede ver,

v no se pueden obtenner todo el rrango de tennsiones desd de VDD hastaa VSS.
Hay que tener ene cuenta loos consumoss de potenciia al habilittar el pin dee salida de VREF.
Ademms tambin n puede utiilizarse commo salida deel convertiddor D/A coon una capaacidad
asociiada. Debido
o a sta cappacidad, la tensin
t de referencia
r deel mdulo debe
d ser utillizada
mediiante un bufffer como see muestra enn la figura 9.5.
9

1553 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R
 MECATTRONICA
A
SISTEM
MAS MICR
ROCONTR
ROLADOS
S

Figura 9.5 Ejemplo de buffer

b de salidda del mdulo VREF.

REG
GISTROS ASOCIADO
A S AL MOD
DULO DE TENSION
T D REFERE
DE ENCIA

1554 Colegiio Tcnico Salesiano

S I
Ing. Pablo Rodas
R