EXAMEN 2

1.- QUE PERMITE EL ATAJO O CAMINO DE BYPASS?

Habilita una serie de caminos (buses) que se aaden al cauce para permitir que los resultados de una etapa pasen
como entradas a la etapa donde son necesarios en caso de dependencias.

2.- DE QUE DEPENDE LA APLICACIN DE LA TECNICA DE SALTO RETARDADO?

Depende de las caractersticas del procesador en lo que respecta a la poltica de anulacin de instrucciones captadas
errneamente en un salto.

3.- Qu CARACTERISTICAS TIENEN LOS CAUCES QUE NO SE AJUSTAN AL ESQUEMA DE CAUCE LINEAL?

- La operacin puede reutilizar algunas etapas.

- La operacin puede utilizar ms de una etapa al mismo tiempo.

- De una operacin a otra puede variar el orden en que se visitan las etapas.

- Una operacin puede variar dinmicamente el orden en que visita las etapas, si existe dependencias.

- hay etapas que requieren varios ciclos de reloj.

4.- COMO SE OBTIENEN LOS CICLOS AVARICIOSOS?

Se parte de un estado y se toma el camino que requiera iniciar la operacin esperando el tiempo mnimo posible.

5.- Cul SERIA LA POLITICA MAS ADECUADA PARA DISEAR LA UNIDAD DE CONTROL EN UN CAUCE
MULTIFUNCIONAL?

Una poltica de tipo avaricioso, de forma que, en cada estado, cuando se tenga que iniciar una instruccin espera el
mnimo numero de intervalos para evitar colisiones.

6.- ENUMERE LA TAXONOMIA DE INTERRUPCIONES

- Generadas por el procesador para indicar una condicin de error.

- Generadas por el procesador para acceder a un servicio del sistema operativo.

- Generadas fuera del procesador para indicar una condicin de error.

- Generadas fuera del procesador para acceder a un servicio del sistema operativo.

7.- CUALES SON LAS CONDICIONES QUE DEBE CUMPLIR EL ESTADO PRECISO?

- Las instrucciones que se emitieron que se emitieron antes de la instruccin del PC almacenado se han completado.

- Las instrucciones posteriores al valor indicado por el PC almacenado no se ejecutan y no han cambiado el estado del
procesador.

- si la interrupcin fue ocasionada por una instruccin, PC apunta a esa instruccin que puede ejecutarse
completamente o no.

8.- EN QUE CONSISTE LA REORGANIZACION DE CODIGO?

Consiste en colocar instrucciones de retraso entre aquellas que poseen dependencias de tipo RAW, para que as una
instruccin almacene resultado antes de la lectura de la siguiente instruccin.

9.- QUE ES EL VECTOR DE COLISIONES?

Es el vector que se determina a partir de la lista inicial de latencias prohibidas.

10.- EN LA UNIDAD ARITMETICA TI-ASC EN QUE OPERACIN ARITMETICA SE HACE USO DE TODAS LAS ETAPAS DEL
CAUCE ARITMETICO?

En el producto escalar de vectores en coma flotante.

EXAMEN 1

1.- CUALES SON LAS DEFINICIONES DE MIPS Y MFLOPS EN TEMRINOS DE CPU, Y PARA QUE SIRVEN?

MIPS (Millones de instrucciones por segundo) sirve para medir la velocidad de ejecucin de las instrucciones.

MFLOPS (Millones de operaciones en coma flotante por segundo) sirve la medir la velocidad de ejecucin de las
operaciones en coma flotante.

2.- QUE DESCRIBEN LOS NIVELES ESTRUCTURALES DE BELL Y NEWELL?

Describen al computador como una aproximacin por capas, donde cada capa utiliza los elementos que proporciona
la del nivel inferior, son cinco niveles:

- Nivel componente.

- Nivel electrnico.

- Nivel digital.

- Nivel de transferencia entre registros (RT).

- Nivel procesador memoria interconexin (PMS).

3.- QUE ES LA COMPUTACION UBICUA?

Es la integracin de la informtica en el entorno de la persona, se refiere al hardware, software y a las aplicaciones

relacionadas con las interfaces persona - computador y la interaccin computador mundo real.

4.- QUE LINEAS FUNDAMENTALES HA SEGUIDO EL PARALELISMO EN LA IMPLEMENTACION DE LAS

ARQUITECTURAS?

REPLICACION DE ELEMENTOS: es la distribucin del trabajo entre unidades funcionales, procesadores, mdulos de
memoria, etc.

SEGMENTACION DEL CAUCE: tcnica en la que un elemento se divide en una serie de etapas que funciones
independientemente y por las que van pasando los operandos, instrucciones, etc.

5.- CLASIFICAION DE LA TAXONOMIA DE FLYNN, DESCRIBALAS

- SISD: Un nico flujo de instrucciones, procesa y genera resultados, definiendo un nico flujo de datos.

- SIMD: Un nico flujo de instrucciones, procesa y genera resultados, definiendo mltiples flujos de datos.

- MSSD: Se ejecutan varios flujos de instrucciones actan sobre el mismo flujo de datos.

- MIMD: Se ejecutan varios flujos de instrucciones, definiendo un flujo de dato por cada flujo de instruccin, asi
obteniendo varios flujos de datos.
6.- CUALES SON LAS MEDIDAS PARA LA EVALUACION DE PRESTACIONES DE UN COMPUTADOR?, INDIQUE QUE ES
LO QUE MIDEN

- TIEMPO DE RESPUESTA: Tiempo que tarde un computador en procesar una entrada.

- PRODUCTIVIDAD: Nmero de entradas procesadas por unidad de tiempo.

- FUNCIONALIDAD: Tipos de entradas diferentes que es capaz de procesar.

- EXPANSIBILIDAD: posibilidad de ampliar la capacidad de procesamiento aadiendo bloques en la arquitectura

existente.

- ESCALABILIDAD: posibilidad de ampliar el sistema sin que se devalen las prestaciones.

- EFICIENCIA: Relacin entre las prestaciones obtenidas y el coste de conseguirlas.

7.- QUE ES UN BENCHMARKING Y PARA QUE SIRVE?

Es un programa de prueba que sirve para evaluar las prestaciones para evaluar el nivel de mejoras con respecto a
otras.

8.- DEFINA LA LEY DE AMDAHL E INDIQUE SU UTILIDAD

Establece que la mejora de velocidad Sp, que se puede obtener cuando se mejora un recurso de una maquina en un
factor p est limitada segn la instruccin:


1 + ( + 1)
9.- MECIONES Y DESCRIBA UNA APLICACIN PARA LA CUAL SE NECESITAN DESARROLLAR NUEVAS ARQUITECTURAS
MAS RAPIDAS

La comprensin profunda de los mecanismos de la visin tiene un valor extraordinario tanto para conocer el
funcionamiento del cerebro, como por sus aplicaciones en medicina, robtica, etc.

10.- PUEDE EL SISTEMA OPERATIVO CONTROLAR LA TENSION A LA QUE TRABAJ EL PROCESADOR?

TECNICA DE ESCALADO DE LA TENSION mediante dos alternativas diferentes:

- La aplicacin usa las funciones del SO para controlar los valores de tensin que necesitan.

- El mismo SO detecta la necesidad de variar los niveles de tensin al ejecutarse las aplicaciones.

EXAMEN 3

1.- DESCRIBIR LAS INTERRUPCIONES PRECISAS CON BUFFER DE REORDENAMIENTO

Utiliza un ROB al que se aade un campo en cada una de sus lneas. Este campo indica si la instruccin en cuestin ha
dado lugar a una excepcin en alguna de las etapas por las que ha pasado.

2.- CUALES SON LOS CAMPOS DEL ROB EN UN ACCESO ASOCIATIVO?

- Asignacin valida.

- Registro de destino.

- Contenido.

- Contenido valido.

- BIT de asignacin ultima.

3.- CUAL ES LA FUNCION DEL ROB PARA LA CONSISTENCIA DEL PROCESADOR?

El ROB permite emisin y ejecucin desordenada de las instrucciones que permite aprovechar el paralelismo entre
instrucciones, adems permite gestionar correctamente el procesamiento de las instrucciones de salto y las
interrupciones.

4.- DE QUE SE ENCARGA LA ETAPA DE EMISION?

Se encarga de determinar que instrucciones pueden emitirse al disponer de los operandos y existir unidades
funcionales para su ejecucin.

5.- DE QUE DEPENDE EL GRADO DE PARALELISMO ENTRE LAS INSTRUCCIONES?

Depende de la frecuencia con que aparecen dependencias de datos y control y de los retardos de las operaciones
codificadas en las instrucciones.

6.- EXPLIQUE LAS POLITICAS DE EMISION SEGN SU ALINEAMIENTO?

EMISION ALINEADA: Si no pueden introducirse nuevas instrucciones en la ventana de instrucciones hasta que esta no
est totalmente vaca.

EMISION NO ALINEADA: Mientras que exista un espacio en la ventana de instrucciones se pueden ir introduciendo
instrucciones para ser emitidas.

7.- A QUE SE REFIERE LA CONSISTENCIA SECUENCIAL DE UN PROGRAMA?

- El orden en que las instrucciones se completan.

- El orden que se accede a la memoria para leer o escribir.

8.- QUE SON LAS TECNICAS DE PREDICCION FIJA?

Son aquellas en la que el procesador siempre toma la misma decisin ante cualquier instruccin de salto. Empieza a
ejecutar instrucciones a partir de la direccin de destino de salto, o sigue captando las instrucciones que siguen a la
instruccin de salto.

9.- COMO ES LA PREDICCION DINAMICA EXPLICITA?

Existe un conjunto de bits con informacin relativa al comportamiento para cada instruccin de salto. Estos bits de
denominan bits de historia.

10.- A QUE SE DENOMINA BTAC Y QUE INFORMACION SE GUARDA EN ELLA?

BTAC (Cache de direcciones de salto): Guarda la direccin destino de salto de manera que se busca esta como si fuera
una tabla.