Professional Documents
Culture Documents
PRACTICA N- 3
Michael Torres
etorres@est.ups.edu.ec
UNIVERSIDAD POLITCNICA SALESIANA
OBJETIVO
MARCO TEORICO
1
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
- El emisor ha de ser una regin muy dopada (de Polarizacin de transistor BJT:
ah la indicacin p+). Cuanto ms dopaje tenga el emisor, -Divisor de voltaje: El beta de los transistores BJT es
mayor cantidad de portadores podr aportar a la corriente. sensible a las temperaturas, mientras se obtuvo un circuito
de polarizacin que es independiente de la beta del
- La base ha de ser muy estrecha y poco dopada, transistor.
para que tenga lugar poca combinacin en la misma, y
prcticamente toda la corriente que proviene de emisor
pase a colector.
-Zona de Corte:
Cuando el transistor se encuentra en corte no circula
corriente por sus terminales. Concretamente, y a efectos Fig. 4. Configuracin de polarizacin por medio del
de clculo, decimos que el transistor se encuentra en corte divisor de voltaje.
cuando se cumple la condicin: = 0 < 0 (Esta
ltima condicin indica que la corriente por el emisor
lleva sentido contrario al que llevara en funcionamiento
normal). Para polarizar el transistor en corte basta con no
polarizar en directa la unin base-emisor del mismo, es
decir, basta con que = 0.
-Zona Activa:
La regin activa es la normal de funcionamiento del
transistor. Existen corrientes en todos sus terminales y se
cumple que la unin base-emisor se encuentra polarizada
en directa y el colector base en inversa.
Fig.5. Definicin del punto Q para la configuracin de
-Zona de Saturacin: polarizacin.
En la regin de saturacin se verifica que tanto la unin Ecuaciones:
base-emisor como la base-colector se encuentran en = 0.7 (1)
directa. Es de sealar especialmente que cuando el
transistor se encuentra en saturacin circula tambin = ( + 1) (2)
corriente por sus tres terminales, pero ya no se cumple la
relacin: = . = 1 2 (3)
2
= (4)
1 +2
= (5)
+(+1)
= ( + ) (6)
2
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
Anlisis AC del transistor BJT: Fig. 8. Configuracin para amplificador colector comn.
-Configuraciones de BJT: Aunque el transistor posea
nicamente tres terminales, se puede realizar su estudio
como un cuadripolo (dos terminales de entrada y dos de
salida) si uno de sus terminales es comn a la entrada y
salida:
Impedancias:
=
Fig. 6. Amplificador como cuadripolo. +
=
+
=
- Modelo equivalente hbrido: Ganancia de voltaje:
=
+
Capacitores:
=
( + )
=
( + )
Fig. 7. Circuito equivalente hbrido de transistor BJT. =
= ()
Impedancias:
Amplificador emisor comn:
= = [] (5) En este tipo de circuitos los capacitores funcionan como
interfaz entre las componentes alternas y continuas, por
= = [] (6)
lo que en ambos casos o bien se los da por circuitos
Ecua. 7. Impedancia de entrada.
abiertos (componente continua) o cortocircuitados
Ecua. 8. Impedancia de salida.
(componente alterna); adems de ello las fuentes tienen
[2]
que ser controladas bajo los parmetros en los que estn
Amplificador colector comn:
siendo analizados, para el caso de un circuito en DC las
Se caracteriza por:
fuentes de AC son desconectados por los capacitores que
-Muy alta impedancia de entrada
se encuentran conectados a ellas.
-Muy baja impedancia de salida, una
El condensador de emisin se utiliza para estabilizar la
-Ganancia de voltaje ligeramente menor a la unidad
tensin de emisor . Con las variaciones de corriente de
-Ganancia de corriente alta.
colector se producen variaciones de tensin en , en
Todas estas caractersticas lo hacen til como acoplador
de impedancias. colector emisor y en (Resistencia de emisor). La
polarizacin del transistor es estable. El condensador
mantiene la polarizacin de emisor constante y evita la
distorsin producida por la misma tensin alterna de
entrada. [3]
3
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
Ecuaciones: 26
= = 13
Impedancias:
= = + +
=
= 15 = + 7 +
Ganancia de corriente:
= 0.5
= ( )
+
Ganancia de voltaje:
=
=
Capacitores: 15 7 = 2
= 4 =
( + )
= 2.4
( + ) = = 111.919
=
()
2 = 1( )
PROCEDIMIENTO
1 = ( )
2
15
1 = ( )111.919
2
= 839.39
2 = 1( )
3
2 = 839.39( )
15 3
fig. 11. circuito amplificador emisor comn.
2 = 209.847
CALCULOS:
4
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
= 88.349 = 2(1.6)
= = 3.2
Zout = 4 K
=
Calculo Ganancia total:
88.349
= = = 0.999
+ 88.349 + 50 3.2
=
=
40
= 40 (0.999) = 39.977
= 0.08
Calculo condensadores:
= 12.561
Mxima dinmica:
= //
= 4//1
= 0.8
= 2 0.8
Fig.12. amplificador emisor comn a simular.
= 1.6
= 2
5
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
Datos:
= 15
= 2
= 7
= 1
= 7
= 373
= 1k
Fig.14. diagrame de bode emisor comn. = 1
CALCULOS:
= = 5.361
26
= = 13
= + +
Fig.15. diagrama de bode emisor comn.
15 = + 7 +
= 3
15 1 = 2
7 =
=
Fig.16. simulacin desfasaje emisor comn. 1 + 2
. 15
3=
60 + 2
6
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
2 = 15 1
= = 13.743
2 1000 (11530 + 50)
= 1//2
5
= 60//15
1
= 12 =
2 [ + ( + )] ( )
[ + ( + )] ( )
= 159.133
Mxima dinmica:
=
Fig18. Circuito equivalente colector comn
= //
Calculo impedancias:
= 3//1
= ( + )
= 0.775
= 12 373 (13 + 3.5 1)
= 2 0.775
= 11.530
= 1.556
= ( + )
= 2
= 1 2 = 49.792 = 2(1.6)
49.792 = 3.2
= 3.5 ( + 13)
373
= 13.083 =
Calculo Ganancia total:
=
2
11.530 = 850
= = = 0.995
+ 11.530 + 50
TABLA 1. DATOS OBTENIDOS LABORATORIO
=
C.C.
Vo( t
= 0.995 (1) = 0.995 f p-p) desfase Vo/espp Av (db) T
-
0,87 0,44 16 5,814600
Calculo condensadores: 100 5 8 0,00452 0,512 4 78 0,0099
-
0,87 0,61 16 3,048546 0,0050
1 200 5 6 0,00236 0,704 9 817 4
=
2 ( + ) -
0,87 0,65 0,749714 16 2,502084
250 5 6 0,00188 286 9 273 0,004
7
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
-
0,87 0,74 0,850285 16 1,408702 0,0020
500 5 4 0,00093 714 6 35 2
-
100 0,87 0,77 0,00047 0,886857 17 1,042926 0,0010
0 5 6 6 143 0 635 1
-
200 0,87 0,78 0,00023 17 0,953839
0 5 4 8 0,896 1 807 0,0005
- Fig21.Simulacion diagrama de fase colector comn
400 0,87 0,78 0,00011 16 0,953839 0,0002
0 5 4 7 0,896 7 807 52
-
500 0,87 0,79 0,00009 0,905142 16 0,865657 0,0002 f - Vo/espp
0 5 2 4 857 6 429 04
1.00
-
800 0,87 0,00005 0,914285 16 0,778361 0,0001 0.80
0 5 0,8 88 714 8 321 26
- 0.60
100 0,87 0,00004 0,914285 17 0,778361
00 5 0,8 76 714 1 321 0,0001 0.40
0.20
SIMULACION: 0.00
0 2000 4000 6000 8000 10000 12000
f-
100
80
60
40
20
0
0 2000 4000 6000 8000 10000 12000
Fig19.Simulacion forma de onda colector comn
Fig. 23 Grfico de frecuencia -
Diagrama Av dB:
f - Av(db)
0.00
0 2000 4000 6000 8000 10000 12000
-5.00
-10.00
-15.00
Fig20.Simulacion diagrama de bode colector comn
-20.00
-25.00
Diagrama de fase:
Fig. 24 Grfico de frecuencia Av(db)
En el colector comn no afecta en nada a la
ganancia, si se elimina al condensador del
colector, esto nos facilita ms el diseo del
clculo, obteniendo una configuracin general
8
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
de la siguiente manera 10 2
2 = 82
Ci rs 2
RL =
CB
1 + 2
R2
RE Vi
82
3 = (15)
1 + 82
Fig. 25. Circuito amplificador base comn.
Datos: 1 = 1.015 1M
= 373
= 1
= 2
= 7
CALCULOS:
2
= = = 5.361
373
= ( + 1) = (341)7.53 = 2.818
Calculo impedancias:
=
=
1
10 =
13 = 2.7 11.87
= 134.7 150 = 11.82
- Malla de salida
+ + = 0 = 150
2 150 + 7.5 + (2) 15 = 0 Calculo Ganancia total:
= 2.519 2.7k 11.82
= = = 0.191
+ 11.82 + 50
- Malla de entrada
=
+ = 0
= 0.191 (10) = 1.91
= 3
9
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
0.572
Calculo Condensadores: = = 0.390
1.466
1
= =
2 ( + ) 2
0.390
+ = = 0.195
2
2.7 11.87 + 50 = 60.48
Tabla 2. Datos obtenidos laboratorio base
1 comn.
= = 26.32 esp Vo(p- Vo/esp Av
2 1000 (60.48)
f p p) t desfase p (db) T
8 - 0,0100
24.7 100 1 0,264 0,00228 0,264 2 11,568 0
7 0,0050
1 200 1 0,436 0,001098 0,436 9 -7,210 0
= 7 0,0040
2 ( + ) 250 1 0,544 0,00088 0,544 9 -5,288 0
8 0,0020
1 500 1 0,984 0,00045 0,984 1 -0,140 0
= = 138.4 8 0,0010
2 1000 (1150) 1000 1 1,86 0,000224 1,86 1 5,390 0
8 0,0005
= 150 2000 1 3,52 0,000112 3,52 1 10,931 0
7 0,0002
4000 1 5,76 0,000052 5,76 5 15,208 5
1
= 7 0,0002
2 ( ( + )) 5000 1 6,24 0,00004 6,24 2 15,904 0
6 0,0001
8000 1 7,12 0,000021 7,12 0 17,050 3
( + ) 1000 0,000014 5 0,0001
0 1 7,52 4 7,52 2 17,524 0
75.79 340(11.87 + 150) = 31.88
SIMULACION:
1
=
2 1000 (31.88)
= 50
Mxima Dinmica.
=
= 2 (95.65) = 0.286
= +
= 7 + 0.286 = 7.286 Fig27.Simulacion forma de onda base comn
Diagrama Av dB
=
= 7 0.286 = 6.714
= 2
= 2 (0.286) = 0.572
10
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
f - Av(db)
20.000
10.000
0.000
100 1000 10000
-10.000
-20.000
Fig28.Simulacion diagrama de bode base comn
Fig. 32 Grfico de frecuencia Av(db)
Diagrama fase:
Tabla 3. Datos obtenidos laboratorio base
comn sin condensador.
esp Vo(p- Vo/esp Av
f p p) t desfase p (db) T
9
100 2 0,266 0,00234 0,133 1 -17,52 0,0122
9
200 2 0,46 0,00126 0,23 1 -12,77 0,005
9
250 2 0,564 0,001 0,282 0 -11,00 0,004
8
500 2 0,98 0,000492 0,49 9 -6,20 0,002
Fig29.Simulacion diagrama de fase colector comn 8
1000 2 1,9 0,00023 0,95 3 -0,45 0,001
8
2000 2 3,52 0,000112 1,76 1 4,91 0,0005
f - Vo(p-p) 7
4000 2 5,72 0,000052 2,86 5 9,13 0,00025
8 7 0,00020
5000 2 6,24 0,00004 3,12 1 9,88 2
6 6 0,00012
8000 2 7,2 0,000021 3,6 0 11,13 6
4 1000 0,000014 5 0,00010
0 2 7,52 4 3,76 1 11,50 1
2
0 f - Vo(p-p)
100 1000 10000
8
Fig. 30 Grfico de frecuencia Vo(p-p)
6
f-
4
100
2
80
60 0
100 1000 10000
40
Fig. 33 Grfico de frecuencia Vo(p-p)
20
0
100 1000 10000
11
UNIVERSIDAD POLITCNICA SALESIANA, Michael Torres, etorres@est.ups.edu.ec.
-20.00
I. CONCLUSIONES
12