You are on page 1of 19

CARRERA DE INGENIERIA ELECTRICA.

Prcticas de Laboratorio de Electrnica III. Prctica No. 5


INSTITUTO POLITECNICO NACIONAL
Escuela Superior de Ingeniera Mecnica y Elctrica

INGENIERIA ELECTRICA
LABORATORIO DE ELECTRONICA III.

PRACTICA No. 5, GRUPO:6EV2_(MAYO-2017).

SUMADOR, MULTIPLEXORES, DEMULTIPLEXORES Y


MEMORIAS
Simulacin

Nmero de Equipo:______

INTEGRANTES

Nombre de los Alumnos: No. de Boleta:

1). ___________________________________ ____________

2).___________________________________ ____________

Nombre de los Profesores:

Prof. Titular: ________________________________________

Prof. Adjunto: _______________________________________

Prof. Adjunto: _______________________________________

Fecha de realizacin:___________

Calificacin:___________

JLDM 6EV2
P gin 1 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5

PRACTICA No. 5 SUMADOR, MULTIPLEXORES, DEMULTIPLEXORES Y MEMORIAS


(SIMULACION CON PROTEUS).

OBJ ETIVOS:

Que el alumno al trmino de la prctica sea capaz de:

a) Implementar un sumador binario completo de 1 bit y un sumador de 4 bits utilizando


compuertas simples, se mostrar el funcionamiento de un sumador en circuito
integrado.

b) Verificar experimentalmente la operacin de un multiplexor 74LS157, 74LS150 y


74LS151.

c) Utilizar un MUX para generar una funcin lgica de varias entradas.

d) Que el alumno realice las mediciones y ajustes correspondientes para obtener los
tiempos adecuados, para circuitos que funcionan como seal de reloj.

e) Comprobacin del funcionamiento de los multiplexores utilizando un multiplexor de


circuito integrado utilizando 4 fuentes de seales digitales.

f) Comprobacin del funcionamiento de los demultiplexores usando un demultiplexor de


circuito integrado para seleccionar 1 de 4 dispositivos digitales a controlar mediante
una sola seal de control.

g) Comprobar la operacin de las memorias EPROM (donde ser cargado el programa) y


RAM (donde se leen y cargan datos).

MATERIAL:

2 74LS157
1 74LS82
1 74LS151
1 74LS 150
16 interruptores.
16 resistores 2.2 K.

EQUIPO:

Osciloscopio.
2 Puntas Compensadas de Osciloscopio.
Fuente de voltaje (5 V DC).
Protoboard.
Pinzas de corte y de punta.

JLDM 6EV2
P gin 2 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5

INTRODUCCIN:

Las sumas no implican mayor problema, ya que los sistemas electrnicos operan de la
manera que un ser humano, por ejemplo para sumar los nmeros (decimales) de un solo
dgito, 7 y 3 se tendr como resultado un 0 y como acarreo un 1, para formar el resultado cuyo
valor es el 10.

Para la operacin de las restas, todos estamos acostumbrados desde los estudios a nivel
bsico de utilizar el concepto de prstamo, el cual en los sistemas electrnicos es muy difcil
llevarlo a cabo, por lo que la operacin aritmtica de la resta se implanta mediante un mtodo
algo ms complicado para el razonamiento y consiste en realizar un complemento al
sustraendo para posteriormente utilizar la operacin de la suma como estamos habitualmente
a realizarla, y de esta manera obtener el resultado de la resta (le aconsejamos leer bibliografa
apropiada Sistemas Digitales del autor TOCCI).

Las computadoras digitales efectan diversas tareas de procesamiento de informacin. Entre


esas funciones estn las operaciones aritmticas. La operacin aritmtica ms bsica es la
suma de 2 dgitos binarios. Esta suma simple consiste en cuatro posibles operaciones
elementales:

Entrada A Entrada B Acarreo Suma

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

Donde las primeras tres operaciones producen una suma de 1 dgito, pero cuando los dos bits
de entrada son 1, la suma binaria consta de 2 bits. El bit ms significativo de este resultado se
denomina acarreo (del ingles Carry), cuando ambos sumandos contienen ms dgitos
significativos, el acarreo obtenido de la suma de 2 bits se suma al siguiente par ms alto de
bits significativos. Un circuito combinacional que realiza la suma de dos bits se
denomina semisumador, uno que realiza la suma de tres bits (dos bits significativos y un
acarreo) es un sumador completo. Estos nombres provienen del hecho de que es posible usar
dos semisumadores para implementar un sumador completo.

As la conexin en cascada de de n sumadores completos produce un sumador binario


para n bits.

El Semisumador de 1 bit.

JLDM 6EV2
P gin 3 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
Por la tabla de verdad descrita en la tabla anterior, se sabe que este circuito necesita de dos
entradas binarias y dos salidas binarias. Las variables de entrada designan los bits que se de
desean sumar y como salidas tenemos la suma y el acarreo. La tabla de verdad del
semisumador corresponde a 2 funciones a implementar, la salida de acarreo y la salida suma.

Las funciones Booleanas simplificadas se obtienen directamente de la tabla de verdad. Las


expresiones simplificadas en suma de productos son:

El diagrama lgico del semisumador es implementado utilizando compuertas simples para


quedar como sigue:

Sin embargo esta implementacin es un tanto complicada. Si observamos detenidamente,


podemos simplificar el circuito si notamos que la funcin se ajusta a la tabla
de verdad de la compuerta XOR, con esto la implementacin del circuito queda como:

El sumador completo de 1 bit

Un sumador completo es un circuito combinacional que forma la suma aritmtica de tres bits.
Tiene tres entradas y dos salidas. Dos de las variables de entrada, denotadas por A y B,
representan los dos bits que se sumarn. La tercera entrada C_IN representa el acarreo de la
posicin significativa inmediata inferior. Se requieren de dos salidas porque la suma aritmtica
de tres dgitos binarios puede tener valores de salida entre 0 y 3y el nmero 2 o 3 binario

JLDM 6EV2
P gin 4 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
requieren de 2 dgitos. Las dos salidas se denominan Suma y Acarreo. La variable binaria
Suma da el valor del bit menos significativo de la suma. La variable binaria Acarreo da el
acarreo de la salida, Como en todos los casos que se est viendo una funcin es ms sencillo
apreciar el funcionamiento mostrando la funcin en una tabla de verdad.

Entrada A Entrada B C_IN Acarreo Suma

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

De la tabla de verdad observamos que tenemos 3 entradas (A,B y C_IN) y dos salidas
(Acarreo y Suma), si utilizamos los mapas de Karnaugh para reducir ambas funciones de
salida, estas se pueden ver como sigue:

Para la funcin Acarreo


A \ B C_IN 00 01 11 10
0 1 1
1 1 1

Para la funcin Suma

As las funciones reducidas se presentan a continuacin:

JLDM 6EV2
P gin 5 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
El diagrama lgico para el sumador de 1 bit implementado, se puede realizar utilizando dos
semisumadores y una compuerta OR, esta disposicin es ms simple y aprovecha el hecho
que el primer semisumador realiza una suma sin considerar el acarreo, ahora a este resultado
solo le resta sumar el acarreo, el sumador completo queda como:

MULTIPLEXOR

Un multiplexor es un circuito combinacional que selecciona la informacin binaria de una de


varias lneas de entradas y la enva a una sola lnea de salida. La seleccin de una lnea de
entrada se controla con un conjunto de lneas de seleccin. Normalmente hay 2 n lneas de
entrada y n lneas de seleccin cuya combinacin de bits determina cul entrada es
seleccionada.

Un multiplexor de 2 lneas a 1 conecta 1 de 2 fuentes de un bit a un destino comn.

Un multiplexor o selector de datos est construido por un circuito lgico combinacional


que acepta varias entradas de datos y permite slo a una de ellas alcanzar la salida.
Para seleccionar el dato de entrada que se desea ver a la salida, se selecciona el dato de
entrada con la terminal o terminales de SELECCIN (que algunas veces se conocen como
entradas de enrutamiento).
La figura no. 1 siguiente, muestra el diagrama funcional de un multiplexor general.

Figura No. 1 Multiplexor de 2 Entradas, una salida y un Selector.

En este diagrama se representan las entradas por I 1 e I0 y la salida se representa por Z, en


este sencillo circuito podemos observar que la terminal de seleccin determina cual dato se
puede ver a la salida del circuito, si recordamos la tabla de verdad de la compuerta AND

JLDM 6EV2
P gin 6 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
De esta tabla de verdad se puede observar que si controlamos una terminal de la compuerta
AND podemos controlar el estado de la salida.

Compuerta AND

I1 I0 Z
0 0 0
0 1
0

1 0 0
1 1 1

Si la terminal de control I1 la conectamos a cero lgico, no importa que tenga la otra


terminal de entrada I0, la salida es cero lgico (rea naranja)
Si la terminal de control I1 la conectamos a uno lgico, la salida de la compuerta es
directamente el estado de la terminal de I0 o de entrada (rea azul)
Podemos observar que la compuerta AND se comporta como un Interruptor que permite el
paso o no de la seal de la entrada a la salida del circuito.
En Multiplexores ms elaborados se tiene una terminal adicional denominada E, esta
terminal permite habilitar o deshabilitar la operacin del circuito multiplexor, as cuando la
seal E se encuentra deshabilitada, todas las salidas son 0.

Entonces el multiplexor acta como un interruptor de posiciones mltiples controlado


digitalmente, donde el cdigo digital que se aplica a las entradas de SELECCIN controlar
que entradas de datos sern trasladadas hacia la salida.
Por ejemplo, la salida Z ser igual a la entrada I 0 para algn cdigo de entrada se
SELECCIN especfico, y as sucesivamente. Dicho de otra manera, un multiplexor
selecciona una de N fuentes de datos de entrada y transmite los datos seleccionados a un
solo canal de salida. A esto se le llama MULTIPLEXAR.
MULTIPLEXOR BSICO DE 2 ENTRADAS.

La siguiente figura, muestra la lgica bsica de un multiplexor de 2 entradas, I0 e I1, y una


entrada de seleccin S. El nivel lgico que se aplica a la entrada S determina qu compuerta
Y se habilita de manera que su entrada de datos atraviese la compuerta O hacia la salida Z.
Observando esto desde otro punto de vista, la expresin booleana de la salida es:

Z=I0S'+I1 S
Con S=0, esta expresin se convierte en:

Z = I 0 .1 +I 1 .0

JLDM 6EV2
P gin 7 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
Lo cual indica que Z ser idntica a la seal de entrada I0, que puede ser un nivel lgico fijo
o bien una seal lgica que vara con el tiempo. Con S=1, la expresin se transforma en:

Z = I 0 .0 + I 1 .1

lo que muestra que la salida Z ser idntica a la seal de entrada I1.

MULTIPLEXOR DE 4 ENTRADAS.

Se puede aplicar la misma idea bsica para formar el multiplexor de 4 entradas, que se
muestra en siguiente figura.

Aqu se tienen 4 entradas, que se transmiten en forma selectiva a la salida, con base en las
4 combinaciones posibles de las entradas de seleccin S1S0. Cada entrada de datos se
accede con una combinacin diferente de niveles de entrada de seleccin. I0 se captura
con S1S0 negadas las dos, de manera que I0 pase a travs de su compuerta Y hacia la
salida Z slo cuando S1=0 y S0=0. La siguiente tabla, muestra las salidas de los otros 3
cdigos de seleccin de entrada.

S1 S0 Salida

0 0 Z=I0

0 1 Z=I1

1 0 Z=I2

1 1 Z=I3

En las familias lgicas TTL y CMOS se dispone regularmente de multiplexores de 2, 4, 8 y


16 entradas. Estos circuitos integrados pueden ser combinados para la multiplexacin de un
gran nmero de entradas.

Al transmitir informacin por un solo canal, la informacin se debe de enviar en


paquetes utilizando un multiplexor, sin embargo en el destino donde se recibe la
informacin, se requiere de regresar la informacin a su estado original. Esta es la funcin de
un demultiplexor.

JLDM 6EV2
P gin 8 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
Entrada 1 Salida 1

Entrada 2 Salida 2

Entrada 3 Salida 3

En la figura anterior, se presenta de manera grfica y simplificada la operacin de un


sistema Multiplexor Demultiplexor. El funcionamiento del multiplexor en la parte Izquierda,
al centro se ve el canal de comunicacin. A la derecha se ve el funcionamiento del
demultiplexor, e n donde identifica cul de las entradas corresponde a la salida adecuada.

Como se ha vista hasta ahora, en los sistemas digitales, las cantidades discretas de
informacin se representan con cdigos binarios. Un cdigo binario de N bits puede
representar hasta 2N elementos distintos de informacin codificada. Un decodificador es un
circuito combinacional que convierte informacin binaria de N lneas de entrada a un
mximo de 2N lneas de salida distintas.

Como ejemplo consideremos el circuito decodificador de 3 a 8 lneas de la figura siguiente.


Las tres entradas se descodifican para das ocho salidas, cada una de las cuales representa
uno de los minitrminos de las tres variables de entrada. Los tres inversores producen el
complemento de las entradas, y cada una de las ocho compuertas AND genera uno de los
minitrminos.

Una aplicacin especfica de este decodificador es la conversin de binario a octal. Las


variables de entrada representan un nmero binario, y las salidas, los ocho dgitos del
sistema numrico octal. Sin embargo, un decodificador de 3 a 8 lneas puede servir para
decodificar cualquier cdigo de 3 bits y obtener 8 salidas (una para cada elemento del
cdigo). El funcionamiento del decodificador podra aclararse al examinar la siguiente
tabla de verdad. Para cada posible combinacin de entrada, hay siete salidas que son 0 y
slo una igual a 1. La salida que vale 1 representa el minitrmino equivalente al nmero
binario que se est colocado en las lneas de entrada.
Entradas Salidas
A B C O0 01 02 03 04 05 06 07
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
JLDM 6EV2
P gin 9 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5

Algunos decodificadores se construyen con compuertas NAND. Puesto que una compuerta
NAND produce una operacin AND con la salida invertida y resulta ms econmico
generar los minitrminos del decodificador en su forma complementada. La mayora de los
decodificadores incluyen una o ms entradas habilitadoras (ENABLE) que controlan el
funcionamiento del circuito. En la siguiente figura se muestra un decodificador de 2 a 4
lneas con entradas de habilitacin, construido con compuertas NAND. El circuito opera con
salidas complementadas y una entrada de habilitacin complementada.

El circuito opera con salidas complementadas y una entrada de habilitacin complementada.


El decodificador se habilita cuando E = 0. Como indica su tabla de verdad.

ENTRADAS SALIDAS
A B Enable D0 D1 D2 D3
* * 1 1 1 1 1
0 0 0 0 1 1 1
0 1 0 1 0 1 1
1 0 0 1 1 0 1
1 1 0 1 1 1 0

En esta tabla de verdad, solo una salida puede ser 0 en cualquier momento dado; todas las
dems salidas son 1. La salida cuyo valor es 0 representa el minitermino seleccionado por las
entradas A y B. El circuito queda inhabilitado cuando E = 1, independientemente de los valores
de las otras dos entradas. Cuando El circuito est inhabilitado, ninguna de las salidas es 0
y ninguno de los miniterminos est seleccionado.

En general un decodificador podra operar con salidas complementadas o no


complementadas. La entrada de habilitacin podra activarse con una seal de 0 lgico o
bien 1 lgico. Algunos decodificadores tienen dos o ms entradas de habilitacin que
deben de satisfacer una condicin lgica dada para habilitar el circuito.

Un decodificador con entrada de habilitacin puede funcionar como demultiplexor un


demultiplexor es un circuito que recibe informacin de una sola lnea y la dirige a una de 2N
posibles lneas de salida. La seleccin de una salida especfica, se controla con la
combinacin de los N bits de las lneas de seleccin. El decodificador presentado en la
figura anterior, funciona como demultiplexor de 1 a 4 lneas, si la entrada Enable se toma
como la lnea de entrada de datos, y A y B se toman como entradas, de seleccin.

La variable nica de entrada Enable tiene un camino a las cuatro salidas, pero la
informacin de entrada se dirige a solo una de las lneas de salida, especificada por la

JLDM 6EV2
P gin 10 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
combinacin binaria de las dos lneas de seleccin A y B. Esto se verifica examinando la tabla
de verdad del circuito.

Por ejemplo, silas lneas de seleccin son: A = 1 y B = 0, la salida 02 tendr el mismo valor
que la entrada Enable, mientras que todas las dems salidas se mantendrn en 1.

Dado que se obtienen operaciones de decodificacin y demultiplexor con el mismo circuito,


decimos que un decodificador con entrada de habilitacin es un Decodificador / demultiplexor.

MEMORIAS.

Las memorias son dispositivos de almacenamiento de datos binarios de largo o corto plazo .La
memoria es un componente fundamental de las computadoras digitales y est presente en
gran parte de los sistemas digitales.

MEMORIAS DE ACCESO ALEATORIO

Las memorias de Acceso Aleatorio son conocidas como memorias RAM de sus siglas en
ingls Random Access Memories. Se caracterizan por ser memorias de lectura/escritura y
contienen un conjunto de variables de direccin que permiten seleccionar cualquier direccin
de memoria de forma directa e independiente de la posicin en la que se encuentre.

Estas memorias son voltiles, es decir, que se pierde la informacin cuando no hay energa
y se clasifican en dos categoras bsicas: la RAM esttica y la RAM dinmica, las cuales se
describen en las siguientes dos secciones.

MEMORIA RAM ESTTICA

Este tipo de memoria conocida como SRAM (Static Random Access Memory) se compone
de celdas conformadas por flip-flops construidos generalmente con transistores MOSFET,
aunque tambin existen algunas memorias pequeas construidas con transistores bipolares.
Estructura de una celda de memoria SRAM.

JLDM 6EV2
P gin 11 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5

MEMORIA RAM DINMICA

Este tipo de memoria conocida como DRAM (Dinamic Random Access Memories), a
diferencia de la memoria esttica se compone de celdas de memoria construidas con
condensadores. Las celdas de memoria son de fabricacin ms sencillas en comparacin a
las celdas a base de transistores, lo cual permite construir memorias de gran capacidad.

La operacin de la celda es similar a la de un interruptor, cuando el estado en la fila se


encuentra en alto, el transistor entra en saturacin y el dato presente en el bus interno de la
memoria (columna) se almacena en el condensador, durante una operacin de escritura y
se extrae en una operacin de lectura. El inconveniente que tiene este tipo de memorias
consiste en que hay que recargar la informacin almacenada en las celdas, por lo cual estas
celdas requieren de circuitera adicional para cumplir esta funcin.

MEMORIA ROM (READ ONLY MEMORY) O MEMORIA ROM DE MSCARA.

Las memorias de solo lectura son conocidas como memorias ROM de la sigla en ingls
Read Only Memories. Se caracterizan por ser memorias de lectura y contienen celdas de
memoria no voltiles, es decir que la informacin almacenada se conserva sin necesidad de
energa. Este tipo de memoria se emplea para almacenar informacin de forma permanente
o informacin que no cambie con mucha frecuencia.

Se programan mediante mscaras. Es decir, el contenido de las celdas de memoria se


almacena durante el proceso de fabricacin para mantenerse despus de forma irrevocable.
Desde el instante en que el fabricante grabo las instrucciones en el Chip, por lo tanto la
escritura de este tipo de memorias ocurre una sola vez y queda grabado su contenido
aunque se le retire la energa.

JLDM 6EV2
P gin 12 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
Se usa para almacenar informacin vital para el funcionamiento del sistema: en la gestin
del proceso de arranque, el chequeo inicial del sistema, carga del sistema operativo y
diversas rutinas de control de dispositivos de entrada/salida suelen ser las tareas
encargadas a los programas grabados en ROM. Estos programas forman la llamada BIOS
(Basic Input Output System).

La memoria ROM constituye lo que se ha venido llamando Firmware, es decir, el software


metido fsicamente en hardware.

El elevado coste del diseo de la mscara slo hace aconsejable el empleo de los
microcontroladores con este tipo de memoria cuando se precisan cantidades superiores a
varios miles de unidades.

Las caractersticas fundamentales de las memorias ROM son:

1.Alta densidad: la estructura de la celda bsica es muy sencilla y permite altas


integraciones.
2.No voltiles: el contenido de la memoria permanece si se quita la alimentacin.
3.Costo: dado que la programacin se realiza a nivel de mscaras durante el proceso de
fabricacin, resultan baratas en grandes tiradas, de modo que el coste de fabricacin
se reparte en muchas unidades y el coste unitario es baja.

4.Slo lectura: nicamente son programables a nivel de mscara durante su fabricacin.


Su contenido, una vez fabricada, no se puede modificar.

Hay muchos tipos de ROM:

Una ROM puede estar fabricada tanto en tecnologa bipolar como MOS.

MEMORIA PROM (PROGRAMMABLE READ ONLY MEMORIES).

Una alternativa para proyectos pequeos es el uso de una de las memorias de slo lectura
programables o PROM. Permiten que el usuario mismo pueda programar el dispositivo,
ahorrndose el alto costo de la produccin de la mscara Sus contenidos no se construyen,
como la ROM, directamente en el proceso de fabricacin, sino que se tiene la posibilidad de
que el usuario las pueda programar.

El proceso de programacin es destructivo: una vez grabada, es como si fuese una ROM
normal.

Las prestaciones de las memorias PROM son similares a las anteriores, con la nica
salvedad del proceso de programacin. La escritura de la memoria PROM tiene lugar
fundiendo los fusibles necesarios por lo que la memoria PROM solo puede ser programada
una vez.

JLDM 6EV2
P gin 13 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5

MEMORIA EPROM (ERASABLE PROGRAMMABLE READ ONLY MEMORIES).

Este tipo de memoria es similar a la PROM con la diferencia que la informacin se puede
borrar y volver a grabar varias veces. La programacin se efecta aplicando a un pin
especial de la memoria una tensin entre 10 y 25 Voltios durante aproximadamente 50 ms,
segn el dispositivo, al mismo tiempo se direcciona la posicin de memoria y se pone la
informacin a las entradas de datos. Este proceso puede tardar varios minutos dependiendo
de la capacidad de memoria.

La memoria EPROM se compone de un arreglo de transistores MOSFET de Canal N de


compuerta aislada.

Una vez grabada una EPROM con la informacin pertinente, por medio de un dispositivo
programador de memorias, la misma es instalada en el sistema correspondiente donde
efectivamente ser utilizada como dispositivo de lectura solamente. Eventualmente, ante la
necesidad de realizar alguna modificacin en la informacin contenida o bien para ser
utilizada en otra aplicacin, la EPROM es retirada del sistema, borrada mediante la
exposicin a luz ultravioleta con una longitud de onda de 2537 Angstroms (unidad de
longitud por la cual 1 A = 10 -10 m), programada con los nuevos datos, y vuelta a instalar
para volver a comportarse como una memoria de lectura solamente. Para poder ser
expuesta a la luz UV, para su borrado, est encapsulada con una ventana transparente de
cuarzo sobre la pastilla de la EPROM.

Una EPROM no puede ser borrada parcial o selectivamente; de ah que por ms pequea
que sea la eventual modificacin a realizar en su contenido, inevitablemente se deber
borrar y reprogramar en su totalidad.

Los tiempos medios de borrado de una EPROM, por exposicin a la luz ultravioleta, oscilan
entre 10 y30 minutos.

El microprocesador no puede cambiar el contenido de la memoria ROM. Dado que cualquier


sistema microprocesador requiere de al menos un mnimo de memoria no voltil donde
almacenar ya sea un sistema operativo, un programa de aplicacin, un lenguaje intrprete,
o una simple rutina de "upload", es necesario utilizar un dispositivo que preserve su
informacin de manera al menos semi-permanente. Y aqu es donde comienzan a brillar las
EPROMs.

Ventajas de la EEPROM:

La programacin y el borrado pueden realizarse sin la necesidad de una fuente de luz UV y


unidad programadora de PROM, adems de poder hacerse en el mismo circuito gracias a
que el mecanismo de transporte de cargas, requiere corrientes muy bajas.

Las palabras almacenadas en memoria se pueden borrar de forma individual.

JLDM 6EV2
P gin 14 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
Para borra la informacin no se requiere luz ultravioleta.

Las memorias EEPROM no requieren programador.

De manera individual puedes borrar y reprogramar elctricamente grupos de caracteres o


palabras en el arreglo de la memoria.
El tiempo de borrado total se reduce a 10ms en circuito donde su antepasado inmediato
requera media hora bajo luz ultravioleta externa.
El tiempo de programacin depende de un pulso por cada palabra de datos de 10 ms,
versus los 50 ms empleados por una ROM programable y borrable.

Se pueden reescribir aproximadamente unas 1000 veces sin que se observen problemas
para almacenar la informacin.

Para reescribir no se necesita hacer un borrado previo.

Aplicaciones de las Memorias EEPROM

Encontramos este tipo de memorias en aquellas aplicaciones en las que el usuario necesita
almacenar de forma permanente algn tipo de informacin; por ejemplo en los receptores de
TV para memorizar los ajustes o los canales de recepcin.

EQUIPO A EMPLEAR.

Computadora PC
Software Circuit wizard o Proteus.

DESARROLLO:

PROCEDIMIENTO:

5.1Arme un sumador o restador completo usando el simulador, de acuerdo a la tabla No. 1,


empleando los Circuitos integrados 74LS80, 74LS82 y 74LS83 segn sea el caso y se
adapte a su solucin.

JLDM 6EV2
P gin 15 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
MESA 1 3 5 7 9 11 13 15
Sumador de
4 5 3 6 7 4 8 9
N-Bits
MESA 2 4 6 8 10 12 14 16
Restador de
8 5 3 7 4 6 9 7
N-Bits

.
5.2Muestre la forma en que dos 74LS157 y un 74LS151 pueden disponerse para formar un
MUX 161 para las mesas pares y MUX 321 para las mesas impares sin otra lgica que se
necesite. Etiquete las entradas I0 a In para mostrar cmo corresponden al cdigo de
seleccin. Adems:

a.Disee un circuito detector de nmeros primos de 4 bits. Las entradas de 4 bits


permitirn nmeros binarios de 0 a 15 decimal. La salida deber ser ALTA
nicamente sin algn nmero primo sea puesto en la entrada del circuito detector.
Elabore la Tabla de Verdad.

b.Encuentre la ecuacin algebraica y antela:

5.3Implementar el siguiente circuito multiplexor que se muestra en la siguiente figura No. 5.1:

Figura No. 5.1 Multiplexado de diferentes entradas digitales y analgicas para el control o
monitoreo de las mismas.

JLDM 6EV2
P gin 16 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5

5.4 Implementar el siguiente circuito de la figura No. 5.2:

Figura No. 5.2 Demultiplexado de diferentes seales, para el control


de diferentes sistemas.

5.5 Del circuito anterior determinar:

En cul de las terminales se conecta la entrada donde se presenta la salida seleccionada a


partir de los selectores, consultar la hoja de datos.

5.5.1 Qu funcin tiene el diodo en el circuito?.___________________________________

5.5.6. Proceda a implementar el circuito de la figura No. 5.3, el cual nos permitir experimentar
con la SRAM. Como puede notarse, el cambio de la direccin de memoria, los datos de
entrada y las lneas de control se van a manipular por medio de interruptores, en tanto
que los datos de salida podrn visualizarse en los leds, considere la tabla 2 que
determinara lo que debe hacer cada mesa.
MESAS 1 2 3 4 5 6 7 8

10110101 10111101 00110101 11110101 00011101 10110111 11111101 00110101


DIRECCION 11000111 11010111 01000111 10000111 01001111 11000101 10001111 01000111
10001001 10101001 10101001 10001001 10101101 10001011 00001001 10001011
01100110 01101110 11100110 11000110 11100110 11100110 00100110 11101111
00000101 00011111 00111111 11110000 11111101 10010011 11110000 10110100
00000111 00010011 01010111 00000111 01111111 11001101 10001111 11000100
DATOS 00001111 00001001 00101001 11101000 10101111 11111011 11001011 00111011
00000110 00001110 01100110 11001010 10000110 11100110 00000111 00111100
MESAS 9 10 11 12 13 14 15 16
10110111 10100000 00110101 00110101 10110101 10000101 00110101 11111101
DIRECCION 01001111 11011111 01000111 01000111 10000111 11000111 01000111 11100111
00001101 10001001 01001001 00001001 10001001 10001001 10001001 10011101
11100110 11100111 01100110 01100110 01000110 11100110 01100111 01110110
00000101 00011111 00111111 11110000 11111101 10010011 11110000 10110100
00000111 00010011 01010111 00000111 01111111 11001101 10001111 11000100
DATOS 00001111 00001001 00101001 11101000 10101111 11111011 11001011 00111011
00000110 00001110 01100110 11001010 10000110 11100110 00000111 00111100
.Tabla No. 2. Direcciones para almacenar los datos.

JLDM 6EV2
P gin 17 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
La SRAM 6116 es una memoria de 2K x 8, sin embargo en este circuito no es posible
direccionar esos 2K en su totalidad ni tampoco toda la anchura de palabra disponible,
explique a que se debe esto?

Figura No 5.3 Manejo de direccionamiento y almacenamiento de una memoria de 2KBytes.

CALCULOS.
Desarrollar los clculos correspondientes para la obtencin de las diferentes frecuencias en
funcin de los dispositivos electrnicos.

SIMULACIONES.
Realizar las simulaciones de los circuitos propuestos en los puntos 5.1, 5.2, 5.3, y 5.4,
empleando el software Circuit Wizard o Proteus o Multisim o PSpice.

COMENTARIOS Y APORTACIONES NUEVAS.


Para este punto describa sus comentarios obtenidos durante el desarrollo de esta prctica,
y que aportaciones usted hara de esta prctica.

CONCLUSIONES Y HALLAZGOS.
Conclusiones de cada uno de los integrantes, y que nuevos hallazgos logro descubrir de
acuerdo a su experiencia con el acercamiento de esta asignatura.

BIBLIOGRAFIAS.

REFERENCIAS.
Para este punto usted debe incluir en el reporte cuando menos dos artculos, o temas de
alguna revista, libro o publicacin actual, referente al tema tratado en esta prctica.

JLDM 6EV2
P gin 18 de 18
CARRERA DE INGENIERIA ELECTRICA.
Prcticas de Laboratorio de Electrnica III. Prctica No. 5
----------------------------------- FIN DE LA PRCTICA -----------------------------------

JLDM 6EV2
P gin 19 de 18