UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERA ELECTRONICA Y ELCTRICA

INFORME PREVIO
CURSO:
LAB. CIRCUITOS DIGITALES I
TEMA:
CIRCUITOS CODIFICADORES Y DECODIFICADORES
ALUMNO:
MORALES SULCA DIEGO EDWIN (13190179)

PROFESOR:
ING. OSCAR CASIMIRO PARIASCA
FECHA DE ENTREGA:
16/06/15
 INFORME PREVIO: LABORATORIO 7 Circuitos Codificadores y
Decodificadores
I. CUESTIONARIO:

1. Qu es un circuito codificador? Y un decodificador? Explique

Se puede decir que un codificador es un circuito hecho para pasar informacin de un sistema a
otro con clave diferente, y en tal caso un decodificador sera el circuito o dispositivo que retorne
los datos o informacin al primer sistema. Debido a que el caso que nos ocupa es el de la lgica
digital, y en especial la aritmtica binaria, hemos de dar sentido ms directo a los trminos
"codificador" y "decodificador".
Un codificador es un bloque combinacional hecho para convertir una entrada no binaria en una
salida de estricto orden binario. En otras palabras, es un circuito integrado por un conjunto de
componentes electrnicos con la habilidad para mostrar en sus terminales de salida un word
binario (01101, 1100, etc.), equivalente al nmero presente en sus entradas, pero escrito en un
cdigo diferente. Por ejemplo, un Octal-to-binary encoder es un circuito codificador con ocho
entradas (un terminal para cada dgito Octal, o de base 8) y tres salidas (un terminal para cada bit
binario).
El decodificador es un circuito combinacional diseado para convertir un nmero binario (entrada)
en word de "unos" y "ceros" (niveles altos y bajos de voltaje) con un orden distinto, para ejecutar
un trabajo especial. En otras palabras, el word que sale es diferente al word que entr, aunque
tenga la misma cantidad de bits. En Electrnica Digital es a menudo necesario pasar un nmero
binario a otro formato, tal como el requerido para energizar los siete segmentos de los display
hechos con diodos emisores de luz, en el orden adecuado para que se ilumine la figura de un
individual nmero decimal.
2. Explique el funcionamiento del circuito 74LS147, circuito codificador de prioridad de entrada
decimal y salida BCD.
3. Analizar la operacin del decodificador 74LS47 y su uso con un display de siete segmentos de
nodo comn. Cmo hallara experimentalmente cada uno de los terminales de un display de
siete segmentos de nodo comn?
DECODIFICADORES/CONTROLADORES DE BCD A 7 SEGMENTOS
La mayora del equipo digital cuenta con cierto
medio para visualizar la informacin en un
formato que el usuario u operador pueda
comprender con facilidad.
A menudo esta informacin consta de datos
numericos o alfanumricos (numeros y letras).
Uno de los metodos mas simples y populares
para visualizar digitos numricos utiliza una
configuracion de 7 segmentos [figura 9-7(a)] para formar los caracteres decimales del 0 al 9 y
algunas veces los caracteres hexadecimales A-F. Un arreglo comun utiliza diodos emisores de luz
(LEDs) para cada segmento. La figura 9-7(b) muestra los patrones de los segmentos que se utilizan
para visualizar los diversos digitos. Por ejemplo, para un 6 se alumbran los segmentos a, c, d, e, f
y g, mientras que se oscurece el segmento b.
Un decodificador/controlador de BCD a 7 segmentos se utiliza para tomar una entrada BCD de
cuatro bits y proporcionar las salidas que pasaran corriente a travs de los segmentos apropiados
para que se visualice el digito decimal. La lgica para este decodificador es ms complicada, ya que
cada salida se activa para mas de una combinacion de entradas. Por ejemplo, el segmento e se
debe activar para cualquiera de los dgitos 0, 2, 6 y 8, lo cual significa que se activara cada vez que
ocurra uno de los cdigos 0000, 0010, 0110 o 1000.
La figura 9-8(a) muestra un decodificador/controlador de BCD a 7 segmentos (TTL 7446 o 7447)
que se utiliza para controlar una lectura con LEDs de 7 segmentos. Cada segmento consiste en un
LED (diodo emisor de luz). Los diodos son dispositivos de estado solido que permiten que la
corriente fluya a traves de ellos en una direccion, pero bloquean el flujo en la otra direccion. Cada
vez que el anodo de un LED sea mas positivo que el catodo por un valor aproximado a los 2 V, el
LED se encendera. Todos los anodos de los LEDs estan conectados a VCC (_5 V). Los catodos de los
LEDs se conectan, a traves de resistencias limitadoras de corriente, a las salidas apropiadas del
decodificador/controlador, el cual tiene salidas activas en BAJO que son transistores controladores
de colector abierto y pueden drenar una corriente bastante grande, ya que las lecturas de los LEDs
pueden requerir de 10 a 40 mA por segmento, dependiendo de su tipo y de su tamano. Para
ilustrar la operacion de este circuito, vamos a suponer que la entrada BCD es D =0, C =1, B=0, A= 1,
que en BCD es el numero 5. Con estas entradas, las salidas del decodificador/controlador a, f, g, c
y d se cambiaran al nivel BAJO (se conectaran a tierra), con lo cual se permitira el flujo de la
corriente a traves de los segmentos de LED a, f, g, c y d, y en consecuencia se visualizara el
numero 5. Las salidas b y e estaran en ALTO (abiertas), por lo que los segmentos de LED b y e no
podran conducir. Los decodificadores/controladores 7446/47 estan disenados para activar
segmentos especificos, aun para codigos de entrada que no sean BCD (mayores de 1001). La figura
9-8(b) muestra los patrones de segmentos activados para todos los posibles codigos de entrada,
desde 0000 hasta 1111. Observe que un codigo de entrada de 1111 (15) borrara todos los
segmentos.

4. Analizar y simular el funcionamiento del decodificador 74139, 74138 y 74154.

CIRCUITO 74139 TTL

El circuito integrado 74139 o subfamilia (74LS139, 74F139, 74S139, 74HCT139,..) es un circuito
integrado que tiene la funcin de un doble decodificador / demultiplexor binario de 2 bits (1:4).
Con las tres entradas que posee el circuito
podemos realizar 4 combinaciones diferentes en
binario, de 00 a 11 que nos activaran una de las
salidas Yn. Este circuito integrado una de las
utilidades que tiene en la prctica es para
seleccionar memorias y perifricos en el espacio
de memoria de los sistemas con
microprocesadores. La habilitacin del 74139 se
realiza cuando la entrada G (G1 o G2) la llevamos a nivel bajo. La relacin de pines de este
integrado es la siguiente:
A, B: Entradas de seleccin, segn la combinacin binaria que coloquemos tendremos
activada la salida Yn correspondiente.
G: Entrada de validacin, activa a nivel bajo.
Y0, Y1, Y2, Y3: Salidas del decodificador activas a nivel bajo (0V), solo puede haber una
activa a nivel bajo.

CIRCUITO 74154 TTL

El circuito integrado 74154 o subfamilia (74LS154,
74F154, 74S154, 74HCT154,..) es un circuito
integrado que tiene la funcin de decodificador /
demultiplexor binario de 4 bits (1:16).
Con las cuatro entradas que posee el circuito
podemos realizar 16 combinaciones diferentes, de
0000 a 1111 que nos activaran una de las salidas Yn.
La relacin de pines de este integrado es la siguiente:
A_SEL , B_SEL, C_SEL y D_SEL: Entradas de
seleccin, segn la combinacin binaria que
coloquemos tendremos activada la salida Yn correspondiente.
G1 y G2: Entradas de validacin o datos activas a nivel bajo (0V), tenemos que tener las
dos activas a nivel bajo para que funcione el decodificador..
Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8, Y9, Y10, Y11, Y12, Y13, Y14, Y15: Salidas del decodificador
activas a nivel bajo (0V), solo puede haber una activa a nivel bajo.
CIRCUITO 74138 TTL
El circuito integrado 74138 o subfamilia (74LS138,
74F138, 74S138, 74HCT138,..) es un circuito integrado
que tiene la funcin de decodificador / demultiplexor
binario de 3 bits (1:8).
Con las tres entradas que posee el circuito podemos
realizar 8 combinaciones diferentes, de 000 a 111 que
nos activaran una de las salidas Yn.
Este circuito integrado se utiliza mucho para
seleccionar memorias y perifricos en el espacio de
memoria de los sistemas con microprocesadores.
La habilitacin del 74138 se activa slo cuando se
cumple la siguiente ecuacin de las patillas de

entrada.
La relacin de pines de este integrado es la siguiente:
A, B, C: Entradas de seleccin, segn la combinacin binaria que coloquemos tendremos
activada la salida Yn correspondiente.
G1, G2A, G2B: Entradas de validacin, la primera activa a nivel alto y las dos siguientes a
nivel bajo, si no cumplimos estas condiciones el decodificador no funcionara.
Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8: Salidas del decodificador activas a nivel bajo (0V), solo
puede haber una activa a nivel bajo.
El circuito a estudiar es el siguiente:

Obtenemos la ecuacin de cada una de las salidas y realizamos su tabla de verdad:

Con estas tablas se demuestra el circuito inicialmente analizado.

Para le decodificador de 3 bits, el circuito es el siguiente:

:
5. Analizar la operacin del decodificador 74LS155 como un decodificador dual 2 x 4 como un
decodificador simple de 3 x 8
CIRCUITO INTEGRADO TTL 74155 DOBLE DECODIFICADOR
2:4/DEMULTIPLEXOR DE 1:4.

Este circuito integrado contiene dos de multiplexores 1:4, que tambin pueden funcionar
como decodificadores 2 a 4.

La relacin de pines de este integrado es la siguiente:

A y B: entradas de seleccin comunes a los dos demultiplexores activas a nivel alto (5V).
1G y 2G: entradas de inhibicin o STROBE de los demultiplexores 1 y 2
respectivamente, activas a nivel bajo (0V).
1C y 2C: entradas del dato de los demultiplexores 1 y 2 respectivamente. 1C es activa a
nivel alto (5V) y 2C es activa a nivel bajo (0V).
1Y0, 1Y1, 1Y2, 1Y3: salidas del demultiplexor 1 activas a nivel bajo (0V).
2Y0, 2Y1, 2Y2, 2Y3: salidas del demultiplexor 2 activas a nivel bajo (5V).

Con esta lgica en los pines, el dato 1C est invertido en las salidas 1Y0, 1Y1, 1Y2, 1Y3,
mientras que el dato 2C no lo est en 2Y0, 2Y1, 2Y2, 2Y3.

La tabla de verdad y el montaje del demultiplexor 1 es la siguiente:

Podemos observar que cuando la entrada del Strobe (1G) est a 0 y la del dato (1C) est a 1, el
demultiplexor 1 se comporta como un decodificador de dos entradas (A y B) y cuatro salidas
activas a nivel bajo.

CIRCUITO INTEGRADO TTL 74138 DECODIFICADOR 3:8/DEMULTIPLEXOR DE 1:8.

Este circuito integrado contiene un demultiplexor 1:8, que tambin puede funcionar como
decodificador 3 a 8.

La relacin de pines de este integrado es la siguiente:

A , B y C: entradas de seleccin activas a nivel alto (5V).
E3 : entrada de validacin o de dato activa a nivel alto (5V).
E2 y E1: entradas de validacin activas a nivel bajo (0V).
Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7: salidas del demultiplexor activas a nivel bajo (0V).
 La tabla de verdad y el montaje del demultiplexor es la siguiente:

Para que el circuito funcione como demultiplexor la entrada E3 tiene que estar a 1 y una de las
otras dos (E2 E1) a 0. Si E2=0 el dato se introduce por E1 y si E1=0 el dato se introduce por E2.
En ambos casos el dato es activo a nivel bajo al igual que las salidas.

Para realizar la decodificacin las variables de validacin deben valer E1=0, E2=0 y E3=1.Al estar
la salida seleccionada a nivel bajo (0V) para visualizar la demultiplexacin o la decodificacin
colocamos el LED de tal manera que se encienda cuando hay 0V a la salida y se apague con 5V en
la salida.

CIRCUITO INTEGRADO TTL 74154 DECODIFICADOR 4:16/DEMULTIPLEXOR

DE 1:16.

Este circuito integrado contiene un demultiplexor 1:16, que tambin puede funcionar
como decodificadores 4 a 16.

La relacin de pines de este integrado es la siguiente:

A, B, C y D: entradas de seleccin activas a nivel alto (5V).

G1 y G2: entradas de validacin o datos activas a nivel bajo (0V).
Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8, Y9, Y10, Y11, Y12, Y13, Y14, Y15: salidas del
demultiplexor activas a nivel bajo (0V).

La tabla de verdad y el montaje del demultiplexor es la siguiente:

Al estar la salida seleccionada a nivel bajo (0V) para visualizar la demultiplexacin o la
decodificacin colocamos el LED de tal manera que se encienda cuando hay 0V a la salida y se
apague con 5V en la salida. Podemos observar que cuando las entradas de validacin G1 y G2
estn a 0 (nivel bajo 0V), las entradas de seleccin marcan la salida activa a nivel bajo (0),
funcionando como un decodificador 4 a 16.

Cuando G1=0, podemos introducir el dato por G2 (activo a nivel bajo 0V) y obtenerlo en la salida
seleccionada por A, B, C y D tambin a nivel bajo (0V). Lo mismo ocurre si G2 = 0, ahora el dato
podemos introducirlo por G1 (activo a nivel bajo 0V) y obtenerlo en la salida seleccionada por A, B,
C y D tambin a nivel bajo (0V). Este funcionamiento sera como demultiplexor 1:16.

Cuando G1 = G2 = 1, todas las salidas estn inactivas a nivel alto (5V), actuando G1 y G2 como
entradas de inhibicin del circuito integrado.
6. En la figura se muestra un circuito decodificador de 5 bits que utiliza el CI 74HC154. Explicar su
funcionamiento. Explique cmo funciona si el nmero binario es A4A3A2A1A0? Qu
resultado obtendremos en las salidas si la entrada binaria es 10110?

El circuito tiene cortocircuitadas sus entradas de habilitacin, pero al segundo decodificador

la habilitacin con respecto al primero es opuesto, es decir, solamente un decodificador est
activo a la vez, por otro lado se tienen 4 bits de entrada y por consiguiente 16 combinaciones
posibles, por lo tanto si aplicamos los datos 10110, primero notamos que el primer
decodificador queda inhabilitado, mientras que el segundo queda habilitado, la combinacin
correspondiente a los bits A3A2A1A0 es 0110 que corresponde a la ubicacin nmero 6, que
para el segundo decodificador es la numero 22, entonces tendremos la activacin(salida 0)
del puerto 22 del decodificador de 5 bits.

7. Un circuito combinacional tiene 3 entradas X, Y, Z y 3 salidas F1, F2, F3 donde:

F1 = XZ +/X /Y /Z
F2 = /X Y + X /Y /Z
F3 = X Y + /X /Y Z
Nota: /X = X negado, etc, etc.
Implementar con un CI decodificador 74LS155 y compuertas bsicas.

A) F1 = XZ +/X /Y /Z
F1 = XYZ+X/YZ+/X/Y/Z
F1 = /((/X+/Y+/Z)(/X+Y+/Z)(X+Y+Z)

B) F2 = /X Y + X /Y /Z
F2 = /XYZ+/XY/Z+X/Y/Z
F2 = /((X+/Y+/Z)(X+/Y+Z)(/X+Y+Z))
C) F3 = X Y + /X /Y Z

F3 = XYZ+XY/Z+/X/YZ
F3 = /((/X+/Y+/Z)( /X+/Y+Z)(X+Y+/Z))
 El circuito deseado ser:

8. Disear las siguientes funciones lgicas de una o ms salidas, usando decodificadores 74LS138
74LS139 binarios y compuertas NAND (74LS10, 74LS20, 74LS30, otros):
a) Fa = x, y, z (2, 4,7)
b) Fb = a, b, c, d (2, 4, 6,14)
c) Fc = w, x, y (1, 3, 5,6) y Gc = w, x, y (2, 3, 4,7)
d) Fd = w, x, y, z (0, 1, 2, 3, 5, 7, 11,13)

a) Fa = x, y, z (2, 4, 7)
Como queremos implementar con compuertas NAND tenemos que expresarlo como
Maxterm: Fa = x, y, z (0, 1, 3, 5, 6) pero esta funcin que unida mediante una puerta
AND, para hacer que sea unida por una puerta NAND, tomamos la funcin negada
Maxterm: /Fa = x, y, z (2, 4, 7), como notamos los datos corresponden a los mismos
como si estuviesen en minterm, entonces el circuito es la siguiente:
b) Fb = a, b, c, d (2, 4, 6, 14)
Entonces procediendo como en el ejercicio anterior, la funcin negada y expresada como
maxterm es la siguiente: /Fb = a, b, c, d (2, 4, 6, 14), la que tambin quedara unida
finalmente con compuerta NAND:

c) Fc = w, x, y (1, 3, 5, 6) y Gc = w, x, y (2, 3, 4, 7)
Tomando nuevamente los maxterm de las funciones negadas se tiene:
/Fc = w, x, y (1, 3, 5, 6) y /Gc = w, x, y (2, 3, 4, 7), y el circuito seria:

d) Fd = w, x, y, z (0, 1, 2, 3, 5, 7, 11, 13)

Tomando nuevamente el maxterm de la funcin negada se tiene:
/Fd = w, x, y, z (0, 1, 2, 3, 5, 7, 11, 13), el circuito seria:
9. Presente las simulaciones de los circuitos mostrados en este cuestionario previo.