2017 Operacionales Parte 1

Circuitos Electrnicos I
AMPLIFICADORES OPERACIONALES
Aplicaciones
1 Circuitos Electrnicos I 2017

Amplificadores operacionales (Un poco de historia)
La idea de construir un amplificador de gran ganancia, para ser utilizado en realimentacin negativa como mdulo
en sistemas de procesamiento analgico de seales existe desde 1940.
En esa poca solo existan las vlvulas de vaco como componentes para amplificar, de modo que resultaba
constructivamente complicada su implementacin.
Versiones prcticas
de operacionales
OP AMP K2-W
donde se ven las
vlvulas de vaco
Ejemplo del circuito del OP AMP K2-W
El amplificador del ejemplo tiene una ganancia de 20.000 y consume mucha potencia para calentar los
filamentos termoinicos de las vlvulas. Obsrvese que las fuentes de alimentacin son de +/- 300V.

El desarrollo de tcnicas de integracin ha permitido construir amplificadores operacionales
con un gran nmero de componentes que logran ganancias de 106.
Existen amplificadores en tecnologa BJT y MOS.
Existen amplificadores operacionales con prestaciones especiales.

VDD
MC14573
A.O. de bajo costo,
M5 M6 M8 tecnologa CMOS de enriquecimiento,
baja disipacin,
polarizacin programable
IN1 IN2
M1 M2
OUT
C
Rset
M4 M3 M7
VSS
A.O. 741. Tecnologa BJT, bajo costo, usos generales

VCC
Q12
Q9 Q8 Q15
Q1 Q2 Q17
IN1 IN2
Q3 Q4 OUT
VCC
VCC Q18
Q13
Q7
Q14 Q16
Q11 Q10
Q5 Q6
OFF1 OFF2
VEE

El amplificador operacional
El A.O. es un amplificador integrado de tensin con dos Representacin circuital de 3 terminales

entradas y una salida.
Vi+
La tensin entre salida y tierra es proporcional a la
Vo
tensin diferencial de entrada.
Vi-
La ganancia de tensin de los A.O. es muy elevada, del
orden de 105
Esta elevada ganancia lo hace muy til para

implementar amplificadores realimentados. Representacin circuital de 5 terminales
Adems, la entrada diferencial facilita la comparacin

de tensiones (realimentacin de tensin). Vcc

Vi+
Vo

+ Vi-
+ Vee
Ro
Ve Ri +
a Ve
_ Vo Circuito equivalente simplificado
_ _
de pequea seal

El amplificador operacional
Modelo ms completo de seal y polarizacin del A.O.
Vos
+
+
Rid PSRR Vcc
Ib+ _
Ro
Ve | +
_ Ric a(w) Ve
_ Vo
CMRR Vic _
Ib-

El Amplificador operacional de ganancia infinita
En muchas aplicaciones, el A.O. trabajar dentro de un lazo con realimentacin negativa

Su seal de salida vo ser finita an cuando a =
En ese caso la tensin de entrada ser Ve = v0/a 0
y la corriente de entrada ie 0, dado que Ri es no nula
La entrada del A.O. con a = representa un cortocircuito para las tensiones y un circuito
abierto para las corrientes
b Condicin de
ganancia infinita:
ie ve= 0

ve
v0
ie = 0


La configuracin no inversora (amplificador operacional de tensin)
R2
R1
Vo
RL
Vg
Topolgicamente es un amplificador realimentado de tensin.

Se espera una ganancia de tensin impuesta x la realimentacin R2-R1, alta resistencia de
entrada y baja resistencia de salida
Rg
+
+
Rout
Vi Rin
Vg
Avni Vi
_ RL vo
_

i2 R2
i1 Condicin de
R1 ie
ganancia infinita:
ve Vo
Vi RL
ve= 0
Rg ie = 0
ii
Vg
ie 0 i1 i2 v
Ganancia i2 i1 i R vo R2
1
AVNI 1
de tensin: ve 0 v vi v v i R
2 2
vi R1
0 i
vi
Resistencia de entrada: ii 0 Rin
ii

R2
Condicin de
ganancia infinita:
R1
ve= 0
vo
ie = 0
io
vo R
AVNI 1 2
vi R1
vi
Rin
ii
ie 0 i1 i2 v0
Resistencia
v v i R 0 R 0
ve 0 i1 0
0 e 2 2 out
de salida: i0
Si a= se tiene un amplificador ideal de tensin an cuando el A.O. tenga Ri y Ro finitas

El buffer o desacoplador de tensin
Si en la configuracin no inversora hacemos R1= y R2=0,

tenemos un circuito conocido como buffer:
Vo
Vi RL
vo v v0
AVNI 1 Rin i Rout 0
Rg vi ii i0
Vg
Rg
+ RL
+
v0 vs
Rs RL
Vg Vi
Vi
v0 vS
RL Vo
_ Vo
_
Si a= se tiene un desacoplador perfecto de impedancias con ganancia de tensin unitaria

El amplificador operacional de trans-impedancia o conversor corriente-tensin
ii i2 R
Vi
Ganancia de ie 0 ii i2
v0 ii R
transimpedancia ve 0 v 0
ie
: vo Rg
AZ R
Ig ve Vo
ii
Resistencia de entrada:
ve 0 vi 0 Rin
vi
0
ii R2
R1
Resistencia ie 0 i2 0 v0
de salida: v 0 v0 0 Rout 0
vo
e i0
io
Si a= se tiene un amplificador ideal de trans-impedancia

La configuracin inversora como amplificador de tensin
R2 Topolgicamente es un amplificador realimentado de

trans-impedancia que se alimenta con tensin.
R1
Vo
La resistencia R1 se utiliza como impedancia de
Rg entrada para enmascarar a la impedancia de la
RL
fuente.
Vg Se espera una ganancia impuesta x la realimentacin

R2 y por la resistencia R1 , resistencia de entrada
impuesta por R1 y baja resistencia de salida.
Rg
+
+
Ii
+ Ro
Vi R1 + Ri
Vg
Ro Avi Vi
Ig Ri RL
Rg + R1 _ Vo
Azi Ii _
RL
Vo
_

El circuito se puede resolver

i2 R2 fcilmente sin este anlisis como
ii amplificador realimentado
R1 ie
Vi Condicin de
ve Vo
Rg
ganancia infinita:
RL
ve= 0
Vg
ie = 0
ie 0 i1 i2 i2 i1 vi vo R2
Ganancia
R1
AVI

de tensin: ve 0 v 0 v0 i2 R2

vi R1

vi
Resistencia de entrada: ve 0 v 0 Rin R1
i1

Condicin de
ganancia infinita:
R2
ve= 0
R1
ie = 0
vo
vo R
AVI 2
io vi R1
vi
Rin R1
i1
Resistencia ie 0 i1 i2 v0
v0 ve i2 R2 0 out i 0
R
de salida:
ve 0 i1 0 0
Si a= se tiene un amplificador de tensin con resistencia de entrada R1 y resistencia de

salida nula, independientemente de las Ri y Ro del A.O.

La configuracin inversora / no inversora
R2
R2
R1
R2
R1
Vo
R1 Vo
RL
Vo RL
RL Rg
Vg
Vg
Para pasar de la configuracin inversora a la no inversora, slo se intercambia la posicin de la

fuente y de la tierra.
La resistencia R2 SIEMPRE se conecta desde la salida al borne inversor del A.O. (Realimentacin
negativa)

La Configuracin Inversora (con ganancia finita)
No podemos aplicar tierra virtual.

i2
R2
Se puede resolver empleando teora de circuitos clsica,
o conceptos de realimentacin
malla.R
i1 ii
Nodo de entrada N: i1 i2 ii R1 N
_
_
Ro
Malla de entrada E: vi (i2 ii ) R1 ii Ri ve
Ri
Vo
a ve
v0 aii Ri i2 R0
malla.E
Malla de salida S: +
malla.S
+
Malla de realimentacin R: v0 i2 R2 ii Ri
(1 a)ii Ri
Igualando en vo: aii Ri i2 R0 i2 R2 ii Ri i2 ( R0 R2 ) (1 a)ii Ri i2
( R0 R2 )
Ganancia de tensin:
(1 a ) Ri (1 a)
vi (i2 ii ) R1 ii Ri R1 ( R1 Ri ) ii [1 R2 ]
( R0 R2 ) v ( R0 R2 )
AVI 0
(1 a ) vi [ (1 a) R ( R1 1)]
v0 i2 R2 ii Ri 1 R2 Ri ii ( R0 R2 )
1
Ri
( R0 R2 )
No podemos aplicar tierra virtual.

i2
R2
Se puede resolver empleando teora de circuitos clsica,
o conceptos de realimentacin
malla.R
i1 ii
Nodo de entrada N: i1 i2 ii R1 N
_
_
Ro
Malla de entrada E: vi (i2 ii ) R1 ii Ri ve
Ri
Vo
a ve
malla.E
(1 a)ii Ri +
i2 +
malla.S
( R0 R2 )
vi vi i 1
Resistencia de entrada: Rin R1 Ri i R1 Ri
i1 (ii i2 ) ii i2 (1 a) Ri
1
( R0 R2 )
1 ( R0 R2 )
Rin R1 Rin R1 Ri ||
1 (1 a) (1 a)

Ri ( R0 R2 )

i2
R2
Resistencia de salida:
i1 ii _ v0

R1
_
Rout
Ro
Vo
i0
ve
Ri
a ve
io
+
+
v0 a ve 1 1 a Ri || R1 v0 R0 a Ri || R1
i0 i2 v0 1
R0 2
R R i || R1 R0 R0 R2 R i || R
1 R 0 R2 Ri || R1
v0
i2 R0
R2 Ri || R1 Rout
R a Ri || R1
1 0
ve
Ri || R1
v0 R2 Ri || R1
R2 Ri || R1
La Configuracin Inversora (con ganancia finita) R2
a 324000
Ejemplo utilizando el A.O. 741,
cuyos datos son los siguientes:
Ri 2, 7 M
R 47 R1 _
0 _
R2 50 K Ro
Vo
y sean adems: ve
Ri
R1 1K a ve
+
+
(1 a) (324001)
[1 R2 ] [1 50 K ]
( R0 R2 ) (47 50 K ) 323695
AVI 49,9997
(1 a)
1)] 6, 474 1, 00037
R1 324001 1K
[ R1 ( 1)] [ 1K (
( R0 R2 ) Ri (47 50 K ) 2, 7 M
( R0 R2 ) (47 50 K )
Rin R1 Ri || 1K 2, 7M || 1K 0,134 1, 000134 K
(1 a) (324001)
R0 47 47
Rout 0,157m
R0 a Ri || R1 47 324000 1K || 2, 7 M 298289
1 1
R2 Ri || R1 50 K 1K || 2, 7 M
Condicin de
El amplificador operacional de corriente ganancia infinita:
ve= 0 ie = 0
Ganancia de ie 0 ii i2
ii R2 (i0 ii ) R1
corriente: ve 0 v 0
io R1 R2 vi ve
AI ii ie i Io RL
ii R1 Ig
2
Rg
R2
vi
Resistencia de entrada: ve 0 vi 0 Rin 0 R1
ii
i 0 i2 0 v0 Vo
Io
Resistencia de salida: e Rout i2
ve 0 i1 0 i0 R2
R1
i1
Si a= se tiene un amplificador ideal de corriente
Un inconveniente de este circuito es que la carga RL no tiene ningn punto a tierra

Condicin de
El buffer o desacoplador de corriente ganancia infinita:
ve= 0 ie = 0
Io RL Si en amplificador de corriente hacemos R1= y R2=0,

tenemos un buffer de corriente:
Ig Rg
RS
i0 is
RS RL
i0 iS
Si a= se tiene un desacoplador perfecto de impedancias con ganancia de corriente unitaria

El amplificador operacional de trans-admitancia o conversor tensin-corriente
Condicin de
ganancia infinita:
vi ii
ve= 0 ie = 0
ve
Ganancia de ie 0 i1 i0 vi io 1

Rg
transconductancia: v 0 v v 0 R Y

i A ie Io RL
e i vi R
Vg
i1
v R
Resistencia de entrada: ie 0 Rin i
ii
ii
ve
ie 0 i1 i0 v0

Vo

Io
Resistencia de salida: Rout
ve 0 i1 0 i0
i1 R
Si a= se tiene un amplificador ideal de trans-admitancia

Un inconveniente de este circuito es que la carga RL no tiene ningn punto a tierra

Realizacin de operaciones matemticas
La configuracin inversora es la ms utilizada para realizar analgicamente

operaciones matemticas con A.O.
Condicin de
ganancia infinita:
R2
Z2(s)
ve= 0 ie = 0
Vi R1
Z1(s)
Vo
vo R2
AVI
vi R1
Si se reemplaza las resistencias por impedancias, se tiene una ganancia de tensin dependiente de la frecuencia:
Z 2 ( s)
AVI ( s)
Z1 ( s)
Esto nos permite procesar seales ms all de la amplificacin
Dependiendo de la naturaleza de las impedancias Z1 y Z2, podremos lograr que el amplificador realice diversas
operaciones sobre la seal de entrada.

Realizacin de operaciones matemticas: el inversor
Condicin de
Vi R
ganancia infinita:
Vi Vo
ve= 0 ie = 0
vo R2
AVI Si R1 R2 AVI 1
vi R1
Este inversor tiene resistencia de entrada R, por lo que si se considera

necesario se puede anteponer un buffer
vi 1 v0 Representacin circuital

Realizacin de operaciones matemticas: el integrador
Si ponemos un capacitor en la rama de realimentacin, el mismo acumular

C carga cuando circule corriente a travs de l.
i
R La tensin de salida Vo, considerando ganancia infinita, ser igual
Vi a la tensin sobre el capacitor cambiada de signo.
Vo
Q(t ) 1 t
v0 (t ) Vc (t ) i (t )dt
Condicin de C C 0
ganancia infinita: vi
i
ve= 0 ie = 0 R
Z ( s) 1 1 t
AV ( s ) 2
Z1 ( s )

sCR
v0 (t )
RC 0
vi (t )dt v 0 (0)
Puede verse que el lazo de realimentacin est abierto para corriente continua.
Por lo tanto, la componente de seal de entrada de corriente continua se integrar hasta la saturacin del A.O.
Las corrientes/tensiones de polarizacin A.O. tambin pueden saturarlo.
Ms adelante haremos un anlisis ms detallado de estos problemas

Realizacin de operaciones matemticas: el integrador
C
AV
Rp Transferencia ideal
Vi R
Av (0)= - Rp/R
Vo
Condicin de
ganancia infinita:
1 RpC w
ve= 0 ie = 0
1 RC
Una solucin a los problemas de corriente continua en el integrador consiste en brindar un camino de
realimentacin a frecuencia nula. La resistencia Rp cumple esa funcin.
Z 2 ( s) Rp 1
AV ( s) Rp
R 1 s Rp C
Z 2 (0)
Z1 ( s) AV (0) Z (0) R
1

La resistencia Rp permite controlar la ganancia de w 1
corriente continua y la frecuencia de paso:
p R p C

Realizacin de operaciones matemticas: el derivador
Si intercambiamos la capacidad con la resistencia del

R integrador tenemos un diferenciador
C
Vi La tensin de salida Vo, considerando la ganancia
infinita ser proporcional a la corriente del capacitor.
Vo
Condicin de v0 (t ) R i (t )
ganancia infinita:
dvi (t )
ve= 0 ie = 0 iC
dt
Z 2 (s) dvi (t )
AV ( s ) sCR v0 (t ) RC
Z1 ( s ) dt
El diferenciador ideal presenta una ganancia muy elevada a altas frecuencias, amplificando el ruido

Realizacin de operaciones matemticas: el derivador
R
Condicin de
Rs C ganancia infinita:
Vi
Vo ve= 0 ie = 0
Para limitar la ganancia en altas frecuencias suele agregarse una resistencia en serie con el capacitor
Z 2 ( s) sCR AV
AV ( s) Transferencia ideal
Z1 ( s) 1 sCRS
Av = - R/Rs
El circuito funciona como diferenciador para frecuencias bien
por debajo de 1/RsC
C SR 1 w
1 RC

Realizacin de operaciones matemticas: el sumador algebraico
Condicin de
ganancia infinita: En el nodo N (tierra virtual), la
R i R tensin respecto de tierra es
V1 nula, por lo tanto las corrientes
ve= 0 ie = 0
de entrada son independientes
R entre s y se suman directamente
V2
R
N
1 v0
V3
R
vj
Vn
ij

n
v0 i R (1) v j
R
n n v
i ij j
R1 i R j 1
j 1 R
V1
j 1
R2
V2
R3
N
1 vj n
R
v0
v0
V3
ij vj
Rn Rj j 1 R j
Vn
En general tendremos un sistema que hace la combinacin lineal de las tensiones de entrada.
Utilizando las tcnicas de integracin, todo el sumador puede estar en un solo chip.
Eventualmente las resistencias de entrada pueden ser externas para permitir variar el peso de cada entrada

Realizacin de operaciones matemticas: ecuaciones diferenciales
Pudiendo realizar la operacin de
integral, y la suma algebraica,
R vi i f v0 podremos resolver ecuaciones
diferenciales de manera analgica
R
R C v0
R N
R
R
C v dt v
0 0
Vg
i R
R
R
Vo
ia1
RC 1seg R/a1
ia 2 R/a2
Si resolvemos desde la salida hacia la entrada, tendremos la derivada de Vo a la entrada del ltimo integrador y
la derivada segunda de Vo a la entrada del primer integrador, como se indica en la figura.
Considerando el nodo N, vemos que es un sumador y que entran 3 corrientes: i ia1 ia 2 i f
vi v0 vo
entonces ser: v0 Ri f Ri Ria1 Ria 2 donde i ia1
R
ia 2
R
R a1 a2
resultando: v0 vi a1vo a2v0 v0 (t ) a1vo (t ) a2v0 (t ) vi (t )

La computadora analgica (un poco de historia)
Computadora analgica del ao 1956: Construida con 70 tubos de vaco, la mayora ubicados externamente para
facilitar su enfriamiento. Tena 15 amplificadores operacionales disponibles, algunos como sumadores y otros
como integradores. Mediante un cableado adecuado era posible resolver ecuaciones diferenciales sencillas
Computadora analgica del ao 1970: DORNIER DO

240 (Alemania). Una de las ltimas, muy evolucionada
para la poca, con un precio de 40.000 dlares.

La computadora analgica (un poco de historia)
La computadora analgica fue muy utilizada para simular sistemas dinmicos de diversa ndole aprovechando
las analogas con los circuitos electrnicos
F (t )
Consideremos un sistema mecnico de amortiguacin x0
cuya ecuacin diferencial es la siguiente: m o
d 2 xo (t ) dx (t )
m . o k .xo (t ) F (t )
dt dt k
k
definiendo las constantes a1 a 2
m m
escribimos la ecuacin diferencial que simularemos
en nuestra computadora analgica
F (t )
xo (t ) a1 xo (t ) a2 x 0 (t )
m
Tomando distintos valores de a1 y a2 y excitando la
entrada con un escaln podremos ver a la salida de la
computadora analgica la respuesta temporal de posicin
de la masa del sistema de amortiguamiento.
Podremos disear el resorte y el amortiguador para
obtener la respuesta deseada.

Realizacin de operaciones matemticas no lineales
R2
Ya generalizamos la configuracin inversora para realizar
distintas operaciones lineales: invertir, integrar, derivar,
sumar. Ahora la generalizaremos para realizar
R1
operaciones no lineales.
Vo
Vi RL
Condicin de
ve 0 v 0
vi
i
vo R2 ganancia infinita:

i R VI
A

1
ie 0 ii i2 v i R vi R1 ve= 0 ie = 0
0 i 2

Realizacin de operaciones matemticas no lineales: el amplificador logartmico
La idea del amplificador logartmico es que la

tensin de salida sea proporcional al logaritmo
iD D
R2 de la tensin de entrada.
ii R1
R Para ello, vamos a aprovechar la ley
logartmica del diodo:
vD

Vo
Vi

RL
VD
VT iD
iD I o (e 1)
iD
vD VT 1 ln D VT ln si vD VT
i
I0 I0
Reemplazamos la resistencia de realimentacin por un diodo:
ve 0 v 0 vi Condicin de
i i
R1 v0 VT ln vi
D i ganancia infinita:
ie 0 ii iD v v R1 I 0 ve= 0 ie = 0
0 D
En la prctica, existe una dependencia con la temperatura a travs de VT y de I0.

El amplificador logartmico integrado
Si reemplazamos al diodo mediante un transistor con la base a tierra, aprovecharemos que el transistor mantiene
una relacin exponencial sobre un rango mucho ms amplio de tensiones que el diodo.
Acoplando un segundo transistor en el mismo chip, lograremos

tambin eliminar la dependencia con I0.
Transistores apareados
en un mismo chip
iC1
VBE1 VT ln I 01 I 02
I 01
vi
vE VBE1 VT ln
vi R1 I 01
iC1
R1
i
iC 2 I 01
v VBE 2 VBE1 VT ln VT ln C1
I 02 iC1 iC 2
Ir
iC 1
iC 2 iC 2 I R

Q1 Q2
v
R1
vi
Vg
i1 v VT ln
I R R1

El Amplificador Logartmico Integrado
v
v0 VT
R3 R4 vi
v VT ln i

(T ) ln
I R R1 R3 I R R1
R 1V VT (T )
Diseando: 1 4 40 I R R1 1V v0 (T ) ln vi
R3 VT (T0 ) VT (T0 )
Si adems R3 (T ) VT (T ) : v0 ln vi
Ir
Q1 Q2
Vo
Experimentalmente se verifica
R1
que este amplificador integrado
mantiene su ley logartmica
Vg R4 desde Vi = 2mV hasta 20V, o sea
R3 sobre cuatro dcadas.

Realizacin de operaciones matemticas no lineales: el amplificador antilogartmico
La idea del amplificador antilogartmico es que
la tensin de salida sea proporcional a la
exponencial de la tensin de entrada.
i2 R Para ello, invertimos las posiciones de la

resistencia y el diodo del amplificador
iD D1 logartmico:
Vo
vD
Vi RL
iD
VD VD
VT VT
iD I o (e 1) I oe si vD VT
ve 0 v 0 i2 iD vD
v i R v0 R2 I 0 e T
V Condicin de
ie 0 i2 iD 0 2 2
ganancia infinita:
ve= 0 ie = 0
De manera anloga al amplificador logartmico, veremos un amplificador que reemplaza al diodo por un par
de transistores acoplados por emisor. As, tendremos un rango de operacin ms amplio, eliminaremos la
dependencia con Io

El amplificador antilogartmico integrado Transistores apareados
en un mismo chip
I 01 I 02
R2
iC1 I 02 iC 2

Ir
v VBE1 VBE 2

VT ln VT ln
I 01 iC 2 iC1
Vo
Q1 Q2
vo
iC1 I R iC 2
R2
R4
v0
v VT ln
Vg
R3
I R R2 v
i
R3
v0 I R R2 e VT R3 R4
R
v vi 3
R3 R4
R4 1V
El transistor responde mejor que el Diseando: 1 40 I R R2 1V
diodo al modelo exponencial. R3 VT (T0 )
Mediante el diferencial acoplado por
emisor eliminamos el efecto de Io. y adems R3 (T ) VT (T ) : v0 e vi

Realizacin de operaciones matemticas no lineales: el multiplicador logartmico
Nos basaremos en que la suma de dos logaritmos

es igual al logaritmo del producto y que el antilogaritmo
del logaritmo de un producto es igual al producto
e(ln X ln Y ) eln XY XY
D1
R ln v1 ln v1 ln v2 ln v1v2
R
V1 R
R
D3
D2
Vo
R
R v1v2
V2
ln v2 Sumador/inversor exponencial
logaritmos
Una limitacin del multiplicador logartmico es que trabaja en un solo cuadrante.

Existen, basados en otras tcnicas, multiplicadores de cuatro cuadrantes

Realizacin de operaciones matemticas no lineales: el divisor logartmico
Nos basaremos en que la resta de dos logaritmos ln X

es igual al logaritmo del cociente y que el antilogaritmo e (ln X ln Y )
e Y
X
del logaritmo de un cociente es igual al cociente Y
D1
ln v1
R
R
V1
R
R
D3
D2
R Vo
R
v1
R

R v2
V2
ln v2 v2
ln v1 ln v2 ln
ln v2 v1

Realizacin de operaciones matemticas no lineales: el rectificador de precisin
v0
v0
Cuando se quiere rectificar seales cuya
amplitud sea inferior a algunos volts, vemos Rectificador a diodo
en la caracterstica real de un diodo, que se
produce un recorte de la seal rectificada.
v
La tensin Vin debe superar el valor V para v0 0
que el diodo empiece a conducir. v in RL 1
1 vin 0 1 1 wt
wt
Rectificador operacional de media onda vin

Rg ID rD 0
D
Vo
Vg
RL
VD
0
v
voa
Vi>0:
Diodo en directa, el lazo se cierra como en un buffer.
La seal de entrada aparece en RL. Vo=Vi.
La tensin de salida del operacional es Voa=Vi+V.
Vi<0: v0
Diodo inversa, A.O. a lazo abierto.
Seal y carga quedan aisladas. Vo=0.
La tensin de salida del operacional es Voa=-Vcc.

El rectificador activo tiene un V=0 gracias a la gran ganancia del A.O.
La principal desventaja del circuito anterior es que el A.O queda a lazo abierto durante los semiciclos
negativos, danto problemas de velocidad de respuesta.
Rectificador operacional de media onda mejorado
i2 R
Este circuito ofrece dos caminos para cerrar el lazo de
D1 realimentacin del A.O: por D1 o por D2.
i1
ii En cualquiera de estos casos, podemos aplicar el
R
D2 concepto de ganancia infinita: Ve=0, Ie=0.
ve Vo
Vi RL
Por el contrario, si ninguno de los diodos estuviese en
conduccin, el A.O. quedara a lazo abierto y su salida
tendera a +/-Vcc. No podra aplicar Ve=0, Ie=0.
ii
i1 i1
i2 i2

Rectificador operacional de media onda mejorado
i2 R
D1 ii
i1
ii i1 i1
R
D2
i2 i2
ve Vo
Vi RL
Condicin para que el lazo se cierre por D1: Para que pueda circular corriente a travs de D1 (cerrndose por
el amplificador), la tensin VD1 = V debe ser superada. Como el nodo est a tierra virtual, el ctodo debe estar
a voa = V . El diodo D2 estar cortado mientras D1 conduzca.
Condicin para que el lazo se cierre por D2: Para que pueda circular corriente a travs de D2 (cerrndose por
el amplificador y R), la tensin VD2 = V debe ser superada, y como R est a tierra virtual, el nodo debe estar a
voa > V . El diodo D1 estar cortado mientras D2 conduzca.

Vi<0: vin
Diodo D2 en directa, el lazo se cierra por R.
Configuracin inversora con ganancia unitaria: Vo=-Vi.
La tensin de salida del operacional es Voa=Vi+ V.
Diodo D1 en inversa.
Vi>0:
Diodo D1 en directa, cierra el lazo. Voa= V
D2 en inversa.
voa
Corriente i2=0. Vo = 0.
v
v
i2 R
D1
i1
ii v0
R
D2
ve Vo
Vi RL
En este circuito el A.O est siempre en lazo cerrado excepto en el cruce por cero.

R2
C1
D1
R2
R1
D2 R4
Rectificacin de onda completa con filtrado
Vg Vo
R5 RL
R3
R3
R R R
R1
D1
Vo
Rectificacin de onda completa alternativo
Vg
D2

Filtros activos
La teora de filtros en general, est referida a filtros construidos mediante dispositivos pasivos,
es decir resistores, inductores y capacitores.
La presencia inevitable de elementos parsitos sumada a las tolerancias finitas de los elementos, impide
disear filtros de precisin de elevado orden.
Un problema serio de los filtros pasivos son los efectos de carga a la entrada y salida de los mismos.
Mediante amplificadores operacionales podemos construir filtros para ser utilizados a bajas frecuencias
y bajas potencias, que se denominan Filtros Activos, debido a la presencia de los amplificadores.
Pueden obtenerse as filtros que no sufren de efectos de carga,

y pueden implementarse respuestas sub-amortiguadas sin necesidad de usar inductores.
Existen varias topologas de amplificadores realimentados para disear filtros activos.
Aqu veremos la que conceptualmente es ms simple.

Filtros activos
Un Filtro Activo se puede construir mediante un circuito cuyo diagrama en bloques es el siguiente
Los bloques A y B son cuadripolos pasivos
i1 A y11 A y12 A v1 A i1B y11B y12 B v1B

i y y v i y y v
2 A 21 A 22 A 2A i1B 2 B 21B 22 B 2B
i2B
v1B B v2 B
vi v1 A
i1A i2 A
vo v2 B
Vi v1A A v2 A Vo
v2 A v1B
Podemos reconocer la topologaTransimpedancia: se mide tensin y se realimenta corriente.
Dado que las variables comunes a la entrada y a la salida son las tensiones, es conveniente
representar a los cuadripolos por sus modelos de parmetros [Y].

Filtros activos
i1 A y11 A y12 A v1 A i1B y11B y12 B v1B

i y y v i y y v
2 A 21 A 22 A 2A i1B 2 B 21B 22 B 2B
i2B
v1B B v2 B
Condicin de
ganancia infinita:
i1A i2 A
v1A ve= 0 ie = 0
Vi A v2 A Vo
i2 A i1B
v2 A v1B ve 0
vi v1 A
i2 A y21Av1A y22 Av2 A i1B y11Bv1B y12 Bv2 B
vo v2 B
v2 A v1B y21 Avi y12 B v0 v0

AV
y21 A
vi y12 B

Filtros activos (Ejemplo)
El anlisis de los filtros activos se hace entonces determinando las admitancias y12B e y21A.
La sntesis de filtros activos se hace empleando tablas de admitancias (a veces se dan impedancias
como inversas de admitancias)
Tpicamente se usan redes simtricas tales que y12=y21
1
y21 A
R1C
Ejemplo de filtro activo:
2 R1 (1 s )
C2
2
1 1 2 sRC2 s 2 R 2C1C2
R R y12 B
2R RC1
1 s
C1 2
T R1C 2
R1 R1

C i1B
i2B definimos: 1
T 2 RC 2
y queda
v1B B v2 B T RC 2
2 1
i1A i2 A
y21 A R(1 sT2 )
Vi v1A A v2 A Vo
AV ( s)
y12 B R1 (1 sT )(1 sT1 s 2TT
1 2)

Filtros activos (Ejemplo numrico)
T R1C 2

T1 2 RC2
C2
T RC 2
R R
2 1
C1
y21 A R(1 sT2 )
AV ( s)
R1 R1 y12 B R1 (1 sT )(1 sT1 s 2TT
1 2)
Vi
C Vo
Ejemplo numrico: R R1 10K
C C1 4nF C2 640 pF
1
de donde resulta: T T2 AV ( s)
(1 sT1 s 2TT
1 2)
1 1
wn 2
2 .10kHz
T1T2 R C1C2
Respuesta sub-amortiguada
1 T1 C2 tpica de sistemas LC
0, 4
2 T2 C1
Realizacin de operaciones matemticas no lineales: el comparador
Vcc Un comparador de tensiones es un dispositivo que cambia
abruptamente el valor de su salida cuando la tensin aplicada a una

7 5 de sus entradas (vi ) supera a la aplicada a la otra entrada (vi >VR ).
in 3
1
Q
8 Q_ La salida volver al valor anterior si la situacin de las entradas se
in 4
2 6 invierte (vi < VR ).
LTC1842CS8
Vcc
+Vcc
8
Vi 3
R
v0 1 Vo
Vr 2
Ideal V
4 HA17393 D1
vi VR D2

V
Las tensiones de salida pueden ser
La salida cambia de estado (V+ o V- ) segn la manipuladas mediante diodos zener: Vo=Vz.
entrada vi sea superior o inferior a una referencia VR La resistencia R limita la corriente.
En el mercado se ofrecen comparadores que han sido diseados especficamente para esta funcin.
Interiormente son amplificadores operacionales rpidos, pero en general NO se usan para amplificar y trabajar
realimentados.

El comparador
20mVolt / div
Vcc Onda triangular lenta comparada
con una constante

7 5
salida.Q
in 1
3 Q
8 Q_
in 4
2 6 1volt / div
LTC1842CS8
Vcc salida.Q
20 seg / div
Escaln rpido (tiempo de transicin 5nseg) comparado con una constante
entrada
100mVolt / div
salida.Q salida.Q
salidas
1volt / div
salida.Q _ salida.Q _
5nseg / div
5nseg / div

El comparador
Problemas de ruido
vin
Cuando Vi est muy prxima a VR,
el ruido presente en la seal VR
har que la salida salte
aleatoriamente entre +/- Vcc
t
Vcc v0
VCC
7 5
Vi 3
1
Q
8 Q_
vin vi VR
VR 4
2 6
LTC1842CS8 VCC
VR
Vcc
v0
VCC
t
VCC
t

+Vcc
El comparador con histresis (Un caso de realimentacin positiva)
8
Vi 3
Rz Como vimos en la lmina anterior, cuando Vin est muy prximo a VR, el ruido
1 Vo presente en la seal har que la salida salte aleatoriamente entre +/- VZ
2
4 HA17393 R1
Agregando un efecto de histresis se puede evitar este fenmeno.
D1
Para ello al comparador se le aplica una tensin proporcional a su
tensin de salida Vo en la entrada V1 (en fase por ser una entrada
D2
no inversora). Esto implica que hay realimentacin positiva
R2
R2
v1 VR (vo VR )
Vr
R1 R2
v0
Consideremos un instante en que Vin es menor que la tensin en R2
V11 VR (VZ VR ) VZ
V1 por lo que Vo = +VZ. y en V1 habr una tensin dada por: R1 R2
Si se incrementa Vin, cuando supere el valor V11, la salida saltar a VZ V11

vin
Por su parte, la tensin v1 conmutar al valor V12: V12 VR
R2
(VZ VR ) V11 VZ
R1 R2
Si seguimos aumentando Vin, la salida continuar en VZ y la tensin en v1 seguir en un valor V12 menor que V11
v0
Si ahora comenzamos a disminuir Vin , la salida no dar el salto a +VZ hasta que Vin llegue al valor V12
v0 VZ
ida
VZ
V12 V11
vin
dibujando ambas trayectorias V12 V11
en un solo grfico, veremos el
VR
vin VZ
efecto de histresis
VZ
vuelta
El comparador con histresis (Un caso de realimentacin positiva)
podemos calcular el valor del ancho de histresis VH
V0
VZ
R2 R2
VH V11 V12 VR (VZ VR ) VR (VZ VR ) V12 V11
R1 R2 R1 R2 VR
Vin
2 R2VZ VZ
simplificando: VH VH
R1 R2
Cuando Vin est muy prximo a VR, pero sus Cuando las variaciones de Vin superan a VH, la salida saltar cada
variaciones no superan a VH, la salida quedar vez que Vin sea igual a V11 o V12. Una aplicacin til es la utilizacin
en el ltimo valor de comparacin, p. ej +VZ. VH de una sinusoide para generar una onda cuadrada. La histresis
se debe ajustar a un valor superior al ruido. producir un corrimiento de fase entre ambas
vin vin
V11
V11
VR
VR VH
V12
V12
v0 v0
VZ
VZ

VZ

El comparador con histresis (Aplicacin a generadores de seales)
Si ponemos en cascada un comparador con histresis, denominado tambin disparador de Schmidt,
con un integrador operacional, y en vez de conectar el extremo inferior de R2 a una tensin fija VR,
lo conectamos a la salida del integrador, obtendremos un generador de ondas
+Vcc
C VC
8
VZ
Vi 3
Rz
VC R
1
2 Vo
4 HA17393 R1 D1 VZ
V1 V0
Vo max
R2 D2
Vo min
Para analizar el funcionamiento, consideremos un instante

en el cual Vi > V1. Entonces VC = -VZ y V1 resulta Cuando la rampa descendente llega al valor Vomin
nuevamente V1 = Vi y se produce el salto
VZ R2 Vo (t ) R1 en VC al valor -VZ y la rampa comienza a crecer.
V1 donde Vo(t) es una rampa creciente
R2 R1
VS ( R2 R1 ) VZ R2
Vo min
Cuando la rampa adquiere un valor Vomax tal que V1 = Vi, R1 R1
se produce el salto en VC al valor +VZ y la rampa comienza
a decrecer. Despejando Vo de la ec. anterior, con V1 = Vi : repitindose indefinidamente la seal
Vi ( R2 R1 ) VZ R2
Vo max
R1 R1

Generador de seales. Ejemplo numrico
Datos: Vi 0 VZ 5V R R1 R2 1K C 1
VC
5V
Vi ( R2 R1 ) VZ R2
Vo max VZ 5V
R1 R1
T T T
Vi ( R2 R1 ) VZ R2 5V
Vo min VZ 5V
R1 R1 V0
5V
VZ R2 Vo max R1
V1max VZ 5V
R2 R1 5V
V R V R
V1min Z 2 o min 1 VZ V1
R2 R1
5V
Frecuencia: La corriente de carga del capacitor es i = VZ / R

VS
1 1
Vo idt
RC
VZ dt
C
T
V TV 1 1 5V
Vo max Vo min Z dt Z f 250 Hz
RC 0 RC 2T 4 RC
V Vo min
T o max RC 2 RC
VZ

2017 Operacionales Parte 1

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

2017 Operacionales Parte 1

Uploaded by

Copyright:

Available Formats

Circuitos Electrnicos I

1 Circuitos Electrnicos I 2017

Ejemplo del circuito del OP AMP K2-W

2 Circuitos Electrnicos I 2017

Existen amplificadores en tecnologa BJT y MOS.

Existen amplificadores operacionales con prestaciones especiales.

A.O. 741. Tecnologa BJT, bajo costo, usos generales

4 Circuitos Electrnicos I 2017

El A.O. es un amplificador integrado de tensin con dos Representacin circuital de 3 terminales

Esta elevada ganancia lo hace muy til para

Adems, la entrada diferencial facilita la comparacin

5 Circuitos Electrnicos I 2017

Modelo ms completo de seal y polarizacin del A.O.

6 Circuitos Electrnicos I 2017

En muchas aplicaciones, el A.O. trabajar dentro de un lazo con realimentacin negativa

7 Circuitos Electrnicos I 2017

Topolgicamente es un amplificador realimentado de tensin.

8 Circuitos Electrnicos I 2017

9 Circuitos Electrnicos I 2017

Si a= se tiene un amplificador ideal de tensin an cuando el A.O. tenga Ri y Ro finitas

10 Circuitos Electrnicos I 2017

Si en la configuracin no inversora hacemos R1= y R2=0,

Si a= se tiene un desacoplador perfecto de impedancias con ganancia de tensin unitaria

11 Circuitos Electrnicos I 2017

Si a= se tiene un amplificador ideal de trans-impedancia

12 Circuitos Electrnicos I 2017

R2 Topolgicamente es un amplificador realimentado de

Vg Se espera una ganancia impuesta x la realimentacin

13 Circuitos Electrnicos I 2017

El circuito se puede resolver

14 Circuitos Electrnicos I 2017

Si a= se tiene un amplificador de tensin con resistencia de entrada R1 y resistencia de

15 Circuitos Electrnicos I 2017

Para pasar de la configuracin inversora a la no inversora, slo se intercambia la posicin de la

16 Circuitos Electrnicos I 2017

No podemos aplicar tierra virtual.

No podemos aplicar tierra virtual.

18 Circuitos Electrnicos I 2017

Si a= se tiene un amplificador ideal de corriente

Un inconveniente de este circuito es que la carga RL no tiene ningn punto a tierra

21 Circuitos Electrnicos I 2017

Io RL Si en amplificador de corriente hacemos R1= y R2=0,

Si a= se tiene un desacoplador perfecto de impedancias con ganancia de corriente unitaria

22 Circuitos Electrnicos I 2017

Si a= se tiene un amplificador ideal de trans-admitancia

23 Circuitos Electrnicos I 2017

La configuracin inversora es la ms utilizada para realizar analgicamente

24 Circuitos Electrnicos I 2017

Este inversor tiene resistencia de entrada R, por lo que si se considera

25 Circuitos Electrnicos I 2017

Si ponemos un capacitor en la rama de realimentacin, el mismo acumular

Ms adelante haremos un anlisis ms detallado de estos problemas

26 Circuitos Electrnicos I 2017

27 Circuitos Electrnicos I 2017

Si intercambiamos la capacidad con la resistencia del

28 Circuitos Electrnicos I 2017

29 Circuitos Electrnicos I 2017

30 Circuitos Electrnicos I 2017

resultando: v0 vi a1vo a2v0 v0 (t ) a1vo (t ) a2v0 (t ) vi (t )

31 Circuitos Electrnicos I 2017

Computadora analgica del ao 1970: DORNIER DO

32 Circuitos Electrnicos I 2017

33 Circuitos Electrnicos I 2017

34 Circuitos Electrnicos I 2017