CET 8 TALLER 5 Prof.

Solis Diego

CONTADORES DIGITALES Y REGISTROS DE DESPLAZAMIENTO

En casi todos los tipos de equipo digital se encuentran flip-flops programados o conectados como contadores, usndose
no solamente como contadores sino como equipo para dar la secuencia de operacin, divisin de frecuencias, as como
para manipulacin matemtica.
En el sentido ms elemental, los contadores son sistemas de memoria que recuerdan cuntos pulsos de reloj han sido
aplicados en la entrada. La secuencia en que esta informacin se almacena depende de las condiciones de la aplicacin
y del criterio del diseador de equipo lgico. Muchos de los contadores ms comunes se encuentran disponibles en
paquetes de circuitos integrados.

1. CONTADORES ASNCRONOS (serie)

El contador tipo rizado es un contador bsico comnmente implementado con circuitos integrados. De todos los
contadores ste es el ms sencillo en lgica y, por lo tanto, el de diseo ms fcil, sin embargo este contador est
limitado por su velocidad de operacin.
Puesto que los flip-flops en el contador tipo rizado no estn bajo el mando de un solo pulso de reloj, este contador es
asincrnico.

En la figura anterior (1) se muestra un contador binario tipo rizado de 4 dgitos.

Inicialmente todos los flip-flops estn en el estado lgico 0 (QA = QB = QC = QD =0). Se aplica un pulso de reloj en la
entrada de reloj del flip-flop A causando que QA cambie de 0 lgico a 1 lgico, el flip-flop B no cambia de estado, ya que
es disparado por la transicin negativa del pulso, o sea, cuando la entrada de reloj cambie de 1 lgico a 0 lgico. Con la
llegada del pulso del reloj al flip-flop A, QA cambia de 1 a 0; este cambio de estado crea la transicin negativa del pulso
necesaria para disparar el flip-flop B y, por lo tanto, QB cambia de 0 a 1. Antes de la llegada del decimosexto pulso del
reloj todos los flip-flops estn en el estado 1, y el pulso nmero 16 causa que QA, QB, QC y QD cambien a 0 lgico.

Fig 2
El contador binario de 4 dgitos repite el ciclo cada 2n (n = nmero de flipflops)
pulsos de reloj.

Este contador establece la secuencia en un sistema de nmeros de base 16 y tiene 16 estados discretos que van desde
0 hasta N-1. Los 16 estados binarios se muestran en la tabla siguiente:

Fig 3

6
CET 8 TALLER 5 Prof. Solis Diego
El flip-flop A en el contador de la figura, cambia de estado con cada pulso de reloj, por lo que divide entre 2 la frecuencia
del reloj de entrada. El flip-flop B cambia de estado con cada dos pulsos de reloj, dividiendo la frecuencia entre 4. Un
contador de 4 etapas puede usarse para dividir entre 16 ( 2n, N = nmero de flip-flops ), se pueden agregar ms etapas
si se requiere dividir entre una potencia de 2 ms alta.

2. CONTADOR SINCRONO (Paralelo)

El contador sincrnico elimina los retrasos acumulativos de los flip-flops que se
vieron en los contadores tipo rizado. Todos los flip-flops en el contador sincrnico estn bajo el control del mismo pulso
de reloj. La velocidad de repeticin est limitada slo por el retraso de uno de los flip-flops, ms el retraso introducido
por los bloques de control. El diseo de contadores sincrnicos para cualquier base numrica diferente de alguna
potencia de 2 se dificulta ms que los contadores tipo rizado, pero el diseo se simplifica mediante el uso de la tcnica
de mapas de Karnaugh.

En la Figura 2, muestra un contador sincrnico de 4 dgitos binarios paralelo, es

ms rpido de los dos mtodos de control de flip-flops.

De acuerdo con la tabla de estados, el flip-flop A se requiere que cambie de estado con la ocurrencia de cada pulso de
reloj, el flip-flop B cambia cuando QA = 1; C cambia de estado cuando QA = Qn = 1, y D cambia de estado cuando QA =
QB = QC = 1. El control del flipflop A se puede lograr mediante la conexin de JA y KA a un 1 lgico; el control del flip-
flop B se logra con la conexin de JB y KB a QA; el control del flip-flop C se logra mediante la salida invertida de un
bloque NAND de 2 entradas, cuyas entradas son QA y QB. El flip-flop D se controla en la misma forma que C, excepto
que las entradas del bloque NAND son QA, QB y QC.

Fig 4

Fig 5

3. OTROS TIPOS DE CONTADORES

Contadores en Anillo.
Contadores Jonson.
Contadores de dcadas.
Contadores Ascendente /descendente

MDULO DE UN CONTADOR:

Un contador con n flip flops, pasar por 2n estados diferentes. El numero de estados diferentes por lo que pasa un
contador se denomina modulo. El contador de 2 bits se denomina entonces contador modulo 4 (fig 6) ; un contador de 4
bit se denominar contador de modulo 16, etc

Fig 6

7
CET 8 TALLER 5 Prof. Solis Diego

REGISTROS DE DESPLAZAMIENTO
Es un circuito digital que acepta datos binarios de una fuente de entrada y luego los desplaza, un bit a la vez, a travs de
una cadena de flip-flops.

Este sistema secuencial es muy utilizado en los sistemas digitales. Un ejemplo de esto se ve en las calculadoras
comunes, donde al escribir una cifra de varios nmeros, se nota que el primer nmero pulsado le cede espacio a los
dems corrindose a la izquierda, donde adems se nota que hay caractersticas de memoria porque se mantienen
visualizados los nmeros pulsados.

Los registros de desplazamiento son construidos a partir de flip-flops. Adems de tener caractersticas de memoria y la
funcin de desplazar datos, tambin se utilizan para convertir datos serie a paralelo y paralelo a serie.

Carga Serie salida Serie: Carga serie salida Paralelo:

Carga Paralelo salida Serie: Carga Paralelo salida Paralelo:

Donde:
La entrada en serie: se aplica a la entrada D del primer biestable
La salida serie: es la salida Q del ltimo biestable
Entrada paralelo: Son las seales PRESET de todos los biestables
Salida paralelo: Son las seales en las salidas Q de todos los biestables

Registros de desplazamiento con biestable tipo D

Los biestable tipo D se pueden utilizar en circuitos de registro de desplazamiento. (Ver siguiente grfico).
Los registros de desplazamiento se utilizan para almacenar y transferir la informacin de maneras diferentes.

8
CET 8 TALLER 5 Prof. Solis Diego
Circuito entrada serie salida serie:

Observamos que la entrada S del primer biestable est conectado a la entrada y est negada a la entrada R. Con esto
se consigue que, cuando en la entrada haya un 1, el primer biestable contendr un 1 (Q=1, Q=0) y los dems un 0. Con
la siguiente seal de reloj el bit almacenado en el primer biestable se desplazar al siguiente y as un tras otro hasta la
salida en serie. Esto sucede as porque la salida Q est conectada a la S del siguiente biestable. Tambin podemos
observar que los biestables nunca pueden estar en estado de mantenimiento o en estado prohibido, ya que la entrada
enserie pasa afirmada a la S y negada a la R.
Los registros de desplazamiento se implementan con biestables maestro esclavo, pues son capaces de almacenar la
informacin un flanco, y transmitirla durante el siguiente.
Cuando el registro se efecta de izquierda a derecha se denomina desplazamiento hacia la derecha. Si el registro
combina ambos tipos se llama bidireccional.

Registros con entrada serie y salida paralelo

La estructura de un registro serie paralelo es muy similar a la de un registro con entrada y salidas en serie:

Observamos que la nica diferencia es que se le aade una salida a cada una de las salidas Q del biestable: de esta
manera se pueden obtener todos los datos a la vez. Por otro lado, tambin se puede obtener una salida en serie de
cualquier salida Q o Q.
Habitualmente se suele aadir una entrada de puesta a cero asncrona (CLEAR) cuya funcin es inicializar el registro.
En ltimo lugar destacar que estos registros se suelen utilizar para el cambio de una palabra de serie a paralelo.

9
CET 8 TALLER 5 Prof. Solis Diego

Registros con entrada paralelo y salida serie

A continuacin se muestra un esquema de un registro con entrada paralelo y salida serie y carga asncrona.

El funcionamiento es el siguiente: cuando en la entrada de seleccin desplazamiento /carga hay un 0 se realiza la carga.
Con el inversor este cero se convierte en un 1 y por lo tanto las puertas NAND que hay arriba y debajo de los biestables
se convierten en inversores.
A continuacin se introducen los datos: en el bit que haya un 1, se activa el Preset, y en el que haya un cero, se activa el
Clear.
Para el desplazamiento se coloca un 1 en D/C de esta manera se consigue que nunca se activan las entradas ni PR ni
CL, ya que de las puertas NAND siempre saldr un 1. El desplazamiento se realiza como en un registro serie-serie.

10