Professional Documents
Culture Documents
AUDIO
1.) El Circuito del Amplificador comportamiento muy particular en ca- cin es algo diferente debido a que el
da caso. En los transistores bipolares coeficiente de temperatura de los mis-
Para evaluar el circuito completo de existe un coeficiente de temperatura po- mos es positivo hasta una corriente rela-
este modelo, observaremos las figuras 1 sitivo que, produciendo que la tensin tivamente elevada, pero despus se
y 2, en las cuales se ilustra un canal de juntura VBE baje con la temperatu- transforma en negativo. En el caso del
completo del amplificador estereofni- ra, causa un incremento de la corriente amplificador que estamos describiendo,
co; la de la seccin de excitador es la base-emisor. Al aumentar la corriente, el coeficiente es positivo hasta unos 3A,
primera y la de la seccin de etapa de baja la tensin aun ms, se produce un de manera que bajo condiciones nor-
salida es la segunda de las dos figuras. circulo vicioso que puede terminar en males de funcionamiento, la polariza-
Comenzando por la etapa de salida un escape trmico (thermal runaway), cin aumentar ligeramente al aumen-
con una rpida visin previa, vemos que capaz de destruir el transistor en pocos tar la temperatura.
se usan dos bancos de 12 transistores segundos. Sin embargo otro factor muy im-
MOS-FET en paralelo. Esta configura- Este coeficiente de temperatura es portante es la tensin entre compuerta
cin de drenaje comn es muy caracte- responsable de la segunda tensin de y surtidor, VGS, del MOS-FET que de-
rstica para los transistores MOS-FET, ruptura en los dispositivos bipolares que be ser balanceada cuidadosamente en
que de esta manera solo aportan ganan- limita seriamente la utilizacin de un para poder usar los diferentes transisto-
cia de corriente y no de tensin. Los transistor en tensiones altas al producir res en paralelo. De otra manera, algunas
dispositivos MOS-FET estn arreglados puntos calientes en la superficie del unidades llevarn toda la carga y otras
de forma complementaria, con los de transistor que modifican la curva de la ninguna o poca. Diferencias en VGS
canal P en el lado negativo del circuito corriente del transistor. En un caso tpi- entre diferentes ejemplares pueden lle-
y los de canal N del lado positivo. En co vemos por ejemplo que el transistor gar a 0,5 volt.
concordancia con lo expuesto anterior- bipolar MJ15024 est calificado para Todos estos problemas son reduci-
mente, se encuentran en serie con com- una disipacin de 250 watt con una dos si se usa transistores MOS-FET ba-
puerta y surtidor sendos resistores que tensin de 25 volt, pero decae a 100 lanceados (matched). Adems al usar re-
cumplen las funciones ya conocidas. El watt con una tensin de 100 volt. Este sistores en el surtidor del orden de 1
resistor de compuerta impide las oscila- fenmeno, denominado en ingls cu- se soluciona este problema. El conjunto
ciones y el del surtidor asegura una dis- rrent hogging, es la causa por la cual es de los 24 transistores agrega solo 0,04
tribucin equitativa de la participacin necesario que en el funcionamiento en a la impedancia de salida de lazo abier-
de corriente en cada dispositivo. paralelo de transistores bipolares se debe to. Se obtiene as una estabilidad de po-
Un problema muy serio en el cone- usar resistores de emisor para obtener larizacin de la etapa de salida.
xionado en paralelo de transistores, tan- una participacin pareja de la corriente Otro aspecto que se soluciona con
to bipolares como MOS-FET, es el de todas las unidades. resistores de esta magnitud (1) al ac-
coeficiente de temperatura que tiene un En transistores MOS-FET la situa- tuar como proteccin del conjunto en
Figura 2
Se usa tambin un agregado de rea- cador sin realimentacin desde la etapa res de tal manera que R23 y R24 sean
limentacin que incluye los drenajes de de salida, con R81 abierto, con valor iguales a R81. En este caso particular,
Q9 y Q10 y su conexin a R3 a travs infinito o mejor expresado, sin resistor un 50% de la realimentacin proviene
de los resistores R23 y R24. Esto per- R81. Se observa que esta curva muestra del circuito de cada uno de ellos. Otras
mite lograr dos puntos de salida que una respuesta muy lineal y con un valor variantes permiten modificar el valor de
poseen la misma tensin alterna, pero mximo de 0,3% en el valor de poten- R81, de tal manera que con un valor
estn polarizados con una diferencia de cia especificado. Muchos expertos opi- ms bajo habr ms realimentacin des-
9 volt. Los resistores R23 y R24 dividen nan que este resultado hace que el ren- de la etapa de salida y con un valor ms
estos 9 volt en la mitad y logran as un dimiento del amplificador con MOS- alto habr menos. La cifra de distorsin
punto de tensin media que es casi FET sea muy parecido al de amplifica- sufre un cambio proporcional con el va-
idntico con la tensin de salida real. dores a vlvulas. Consideramos que este lor de R81, debido a que la realimenta-
La presencia del resistor R81 se de- tipo de comparacin es sumamente elo- cin desde la etapa de salida es mxima
be a la seleccin del grado de realimen- gioso, tanto para el amplificador a con el valor cero de R81.
tacin negativa que deseamos incluir en MOS-FET, como para el amplificador a La modificacin de este valor tiene
el amplificador. Al mismo tiempo pode- vlvulas. No debemos olvidar que esta- sin embargo tambin una importante
mos analizar a fondo algunos aspectos mos en presencia de equipos High End influencia sobre la cifra de rechazo de
relacionados con el efecto de la presen- en ambos casos. modo comn (CMRR) de la etapa de
cia en mayor o menor grado de esta rea- Entre los dos extremos de valores de entrada balanceada del amplificador,
limentacin sobre el circuito. R81, cero e infinito, existen sin embar- como fue ya mencionado ms arriba.
Los extremos son las siguientes: R81 go mltiples variantes que sern trata- Se observar que al aumentar el va-
igual a cero significa que toda la reali- das a continuacin. Una de las posibili- lor de R81 desde cero, se presentar
mentacin proviene de la etapa de sali- dades es elegir los valores de los resisto- una reduccin en el valor de CMRR.
da, en un 100%. R81 igual a Este aspecto es sin embargo so-
infinito (circuito abierto) signi- lo de importancia si se usa una
fica que no habr realimenta- Figura 3 entrada balanceada. Si se decide
cin desde la etapa de salida, usar slo la entrada positiva y
pero en cambio el nico paso cortocircuitar la entrada negati-
de realimentacin vendr de la va, esta disminucin del factor
etapa de salida del circuito de CMRR no influir. Lo mismo
entrada, a travs de los resisto- sucede si no se necesita un
res R23 y R24. En este caso la CMRR muy alto para obtener
etapa de salida del amplifica- el valor de rechazo de ruido que
dor y su salida no estarn in- se necesita en la prctica en el
cluidas en el lazo de realimen- amplificador. Sin embargo, si se
tacin. En la figura 3 vemos la desea lograr el mximo valor
curva de respuesta del amplifi- posible del CMRR, ser necesa-
de entrada, o sea 1815 + 273 = 2088. 2.) La Prueba y Seleccin I = (V-4) / R1 = 11/R1
Todos estos diferentes valores per- de Transistores MOS-FET
miten varios circuitos de excitacin con La seleccin de componentes, sobre Donde I es la corriente del transis-
excelentes resultados. A continuacin todo de los transistores MOS-FET, es tor que debemos emparejar. Un valor
mencionaremos algunos. muy delicada y es esencial para lograr nominal correcto sera por ejemplo 5
Una de las variantes surge de la mis- los resultados excelentes que los ampli- mA, para lo cual necesitamos un resis-
ma figura 4. En este caso la entrada po- ficadores de audio en base a MOS-FET tor de 2,2k a partir de la fuente de 15
sitiva es excitada por un preamplifica- pueden brindar. Para facilitar esta tarea volt. Se calcula que la cada de tensin
dor adecuado que permita la excitacin presentamos en la Tabla 1 algunos tipos en el MOS-FET es de 4 volt y por lo
de un amplificador final cuya impedan- de MOS-FET adecuados para cada fun- tanto la corriente surge de la expresin
cia de entrada sea del valor de 1815. cin (RDS es la resistencia entre drenaje simplificada de I = 11/R1. La diferencia
La entrada negativa puede terminarse y surtidor). entre la prueba con transistores de canal
con un circuito pasivo del surtidor a En algunos proyectos se utilizan N y de canal P consiste en la polaridad
masa con la impedancia de salida que muchos transistores MOS-FET en pa- con la cual los transistores son introdu-
requiera la fuente activa. En este caso se ralelo en distintas posiciones del circui- cidos al circuito. En el caso del canal N
logra la plena capacidad de rechazo de to. Para lograr un resultado coherente es el surtidor el que debe ir a masa y en
ruido caracterstica de la entrada balan- en este caso es necesario verificar los pa- el caso del canal P es el drenaje que de-
ceada y se evita la necesidad de excitar rmetros ms significativos de cada uni- be ir a masa. En ambas pruebas se co-
una impedancia muy baja en la entrada dad y ordenar las mismas de acuerdo a necta la compuerta al drenaje durante la
negativa. esta clasificacin. El uso de un proba- medicin.
Otra variante sera usar la entrada dor adecuado resulta indispensable y El circuito de comprobacin es sen-
negativa, ya que su impedancia balan- por otra parte disponer de un instru- cillo, pero se puede usar para diferentes
ceada de 273 no es mucho ms baja mento de esta ndole puede ser intere- comprobaciones y mediciones de todo
que el valor reglamentario de 300, sante para todo laboratorio cuyo tcni- tipo de MOS-FET, adaptando los valo-
mitad del valor de 600, usado como co desea trabajar con este tipo de com- res de V y R1 para cada tipo de transis-
norma en circuitos balanceados. ponente. A continuacin describiremos tor.
Finalmente, si el preamplificador un instrumento sencillo pero confiable Generalmente, el balance entre tran-
elegido no puede excitar estas impedan- para las pruebas ms importantes de sistores usados en las etapas de entrada
cias bajas, siempre es posible usar la lla- MOS-FET. es ms crtico que el de las etapas de sa-
ve de balanceado no-balanceado y En la figura 5 vemos el circuito de lida debido a que slo se dispone de
operar en forma no-balanceada y se ob- este probador de MOS-FET, en sus dos 10mA desde la fuente de corriente de
tendr una impedancia alta del orden versiones para transistores de canal N y polarizacin. Esta corriente debe ser re-
de los 75. Otras variantes son posibles de canal P. La fuente de alimentacin partida en forma igual entre todos los
pero creemos haber demostrado amplia- de este sencillo probador es de 15 volt, MOS-FET del sector para lograr un
mente la versatilidad de este tipo de cir- con el positivo a un terminal de la funcionamiento correcto. Se debe en-
cuito. fuente y el negativo al otro terminal y a tonces equilibrar la tensin de VGS de
En todos los casos el parmetro ms masa. Se usa un resistor limitador de todas las unidades conectadas. Con una
importante de conservar es que los valo- corriente cuyo valor debe ser conocido, corriente de 5mA, el valor de la resis-
res en el sector positivo y negativo sean ya que por intermedio del mismo se tencia equivalente del surtidor ser de
idnticos, sin darle demasiado impor- puede hallar la corriente de cada uni- 15. Asumiendo un equilibrio de la
tancia al monto individual de estos va- dad. La misma surge de la siguiente ex- corriente dentro de los 2mA, debemos
lores. presin: calcular la tensin VGS a equilibrar con