07/12/2011

ELECTRONICA DIGITAL II
CLASE 06
ESTRUCTURA DE COMPUTADORES

Instrucciones, operaciones y rdenes

Interface con el exterior

Ing. Cristian Chiln

Rev. 2010-II

Instrucciones, operaciones y rdenes

Cada instruccin se descompone en varias

fases.
Cada fase consta de 1 o varias operaciones.
En cada operacin se activan 1 o varias
rdenes (seales de control).

1
 07/12/2011

Instrucciones, operaciones y rdenes

Cada instruccin ejecutada por el procesador se

descompone en una serie de etapas o fases.

En cada una de estas etapas es necesario realizar una

serie de tareas (operaciones), que en su mayora
sern transferencia de registros, para realizar el
proceso de la etapa.

Por ltimo, para realizar una operacin es necesario

activar una serie de seales de control (rdenes) de
forma que los elementos implicados del camino de
datos cumplan con su tarea.

Instrucciones, operaciones y rdenes

Las fases en las que se descompone la instruccin

son:
Ciclo de captacin.
Ciclo de indireccin.
Ciclo de operacin.
Ciclo de escritura.
Ciclo de excepcin.

2
 07/12/2011

Instrucciones, operaciones y rdenes

Ciclo de escritura. Si es necesario escribir el
resultado en memoria, al igual que en el ciclo de
indireccin, se calcula su direccin y se escribe el dato.
Ciclo de excepcin. Si ocurre algn error en la
ejecucin de la instruccin o si en el transcurso de la
ejecucin de la instruccin se produce una peticin de
interrupcin externa, el procesador realiza este ciclo.
En caso contrario se vuelve al ciclo de captacin.

Instrucciones, operaciones y rdenes

Ciclo de captacin. Se lee la instruccin de la

memoria.
Ciclo de indireccin. Si es necesario leer operandos
de memoria, se calcula su direccin y se leen los datos.
Ciclo de operacin. Una vez que estn disponibles
los datos, se puede realizar la operacin requerida con
ellos.

3
 07/12/2011

Instrucciones, operaciones y rdenes

Cada fase se divide en minitareas que requieren una serie

de operaciones.
Por ejemplo, para sumar dos datos situados en RDAM
y ACC:
minitarea operaciones
Dato 1 (ACC) al REG1 de la ALU REG1 (ACC)
Dato 2 (RDAM) al REG2 de la ALU REG2 (RDAM)
Sumar y guardar resultado en ACC ACC (REG1)+(REG2)

Instrucciones, operaciones y rdenes

En cada fase de la instruccin se realiza una tarea especfica

que comprende la realizacin de una serie de minitareas.
Para ejecutar cada minitarea es necesario realizar una o
varias operaciones atmicas denominadas operaciones.
Por ejemplo, en el ciclo de operacin de la instruccin ADD
(suma) es necesario sumar el dato almacenado en el
acumulador (ACC) con el dato que se acaba de leer de
memoria en el ciclo anterior, que estar almacenado en
RDAM.

4
 07/12/2011

Instrucciones, operaciones y rdenes

Es necesario:
Copiar el contenido del acumulador en el registro 1 de entrada a la
ALU, lo cual en lenguaje de transferencia de registros se puede
expresar como: REG1 (ACC).

Copiar el contenido del RDAM en el registro 2 de entrada a la ALU:

REG2 (RDAM).

Una vez que estn los dos datos en las dos entradas de la ALU,
podemos sumar ambos datos de entrada y guardar el resultado en el
acumulador: ACC (REG1)+(REG2). Obviamente, esta ltima
operacin no puede realizarse antes de que hayan finalizado las dos
anteriores, ya que estaramos sumando otra cosa.

Instrucciones, operaciones y rdenes

La ejecucin de cada operacin implica la activacin de

una serie de rdenes.
Las rdenes controlan el camino de datos. La emisin de
rdenes es responsabilidad de la unidad de control.
operacin orden
REG1 (ACC) OenACC, WenR1
ACC (REG1)+(REG2) OpALU=SUMA, WenACC

5
 07/12/2011

Instrucciones, operaciones y rdenes

Interfaz con el exterior

El Procesador no es un ente aislado

dentro del ordenador, sino que necesita
el apoyo de varios componentes para su
funcionamiento. Aparte de la fuente de
alimentacin, sin la cual no funcionara
su circuitera, necesita una serie de
dispositivos externos que le suministren
un flujo continuo de instrucciones y
datos.

6
 07/12/2011

Interfaz con el exterior

La CPU necesita instrucciones y datos.

Memoria: Instrucciones y datos.
E/S: Datos.
Interfaz:
Bus de direcciones.
Bus de datos.
Bus de control.

Interfaz con el exterior

Las instrucciones del programa se almacenan en

una memoria RAM, de la cual la CPU las obtiene
ordenadamente. Los datos, en su mayora, estarn
almacenados tambin en memoria RAM, junto con
el programa, aunque no revueltos con l. La CPU
tambin puede obtener sus datos de las unidades
de entrada/salida.

7
 07/12/2011

Interfaz con el exterior

BUS DE DIRECCIONES: Es unidireccional, con sentido
desde la CPU hacia la memoria. Mediante este bus la
CPU le indica a la memoria cul es la posicin que desea
leer o escribir.
BUS DE DATOS: Es bidireccional (triestado) y por l
circulan los datos entre la memoria y la CPU.
BUS DE CONTROL: Est formado por un conjunto de
lneas que permiten a la CPU controlar la memoria y los
dispositivos de E/S.

Interfaz con el exterior

Dos parmetros muy importantes de la organizacin de
una CPU son:
El ancho del bus de direcciones: p bits.
El ancho del bus de datos: n bits.

El primero influye sobre la capacidad de memoria de

la CPU (direccionamiento).
El segundo influye sobre sus prestaciones (ancho de
banda, juego de instrucciones. . . ).

8
 07/12/2011

Interfaz con el exterior

Capacidad de direccionamiento:
p bits 2p posiciones de memoria.
Ejemplos:
p (bits) posiciones
16 65.536 (64 kp)
20 1.048.576 (1 Mp)
32 4.294.967.296 (4 Gp)
Rango de direcciones: 0 a (2p -1) .

Interfaz con el exterior

Si el bus de direcciones tiene p bits, como con p bits
se pueden representar 2p nmeros, se tienen 2p
posiciones distintas de memoria, desde la 0 a la 2p -1.
Por ejemplo, si la CPU tiene 16 lneas en el bus de
direcciones, el nmero de posiciones de memoria
direccionables ser de 2p =65.536 o para abreviar 64
kposiciones. Obviamente, el rango de posiciones de
memoria estar comprendido entre 0 y 65535.

9
 07/12/2011

Interfaz con el exterior

Hoy en da el ancho del bus de datos suele ser
mltiplo de 8 bits: 8, 16, 32, 64,128. . .
Mayor ancho de bus =>
Mayor ancho de banda. (G M K B/S)
Un juego de instrucciones mayor.
Mayor coste.

Interfaz con el exterior

El hecho de que el ancho del bus de datos sea
mltiplo de 8 bits se debe a que normalmente la
memoria se divide precisamente en bytes, es decir, cada
posicin de memoria lgica almacena un byte, de forma
que sea capaz de contener un carcter ASCII o EBCDIC.
No obstante, aunque la CPU slo necesite un byte,
en la mayora de las arquitecturas se lee la palabra
entera (del ancho del bus) y luego se selecciona el
necesario.

10
 07/12/2011

Interfaz con el exterior

El hecho de que el ancho del bus de datos sea
mltiplo de 8 bits se debe a que normalmente la
memoria se divide precisamente en bytes, es decir, cada
posicin de memoria lgica almacena un byte, de forma
que sea capaz de contener un carcter ASCII o EBCDIC.
No obstante, aunque la CPU slo necesite un byte,
en la mayora de las arquitecturas se lee la palabra
entera (del ancho del bus) y luego se selecciona el
necesario.

Interfaz con el exterior

El hecho de que el ancho del bus de datos sea mltiplo
de 8 bits se debe a que normalmente la memoria se divide
precisamente en bytes, es decir, cada posicin de memoria
lgica almacena un byte, de forma que sea capaz de
contener un carcter ASCII o EBCDIC (inicialmente 6 bits
en FIELDATA ).
No obstante, aunque la CPU slo necesite un byte, en
la mayora de las arquitecturas se lee la palabra entera (del
ancho del bus) y luego se selecciona el necesario.

11
 07/12/2011

Interfaz con el exterior

El tamao de la memoria es por tanto = 2p pal * nbits/pal.
Ejemplos:
Si p=10 y n=16 cual es el tamao de la memoria?

Interfaz con el exterior

Ejercicios
1. En el diseo de un microprocesador de alta capacidad de
memoria, se ha decidido dotarlo de un bus de datos de 128
bits y se quiere que tenga una capacidad de
direccionamiento de 5 GB. Cuantas lneas de direcciones
necesitar? (1 GB = 230 Bytes)
2. Si un ordenador tiene un bus de datos de 16 lneas y un bus
de direcciones de 19 lneas Cul es la mxima cantidad de
memoria que se le puede conectar en bits y en Bytes.

12
 07/12/2011

THANKS !

13