Professional Documents
Culture Documents
1. INTRODUCCIN:
Quartus II Edicin Web La Edicin Web es una versin gratuita de Quartus II que puede ser
descargada o enviada gratuitamente por correo. Esta edicin permite la compilacin y la
programacin de un nmero limitado de dispositivos Altera.
La familia de FPGAs de bajo coste Cyclone, est soportada por esta edicin, por lo que los
pequeos desarrolladores y desarrolladoras no tendrn problemas por el coste del
desarrollo de software.
Se requiere un registro de licencia para utilizar la Edicin Web de Quartus II, la cual es
gratuita y puede ser renovada ilimitadamente o de pago.
Para la descarga del software como ya se haba mencionado lo podemos buscar dentro de
la pgina oficial de Altera: www.altera.com
Luego de dar clic a la versin, se llegara a la siguiente pgina en donde se debe descargar
los archivos marcados.
Figura No. 3: Pgina Principal de descarga.
Todo esto tendr un peso de 1.6 GB aproximado, pero se debe tener libre por lo menos 6
GB en disco duro para completar la instalacin de forma satisfactoria.
Los siguientes pasos son similares a cualquier programa en Windows, aceptar los trminos y
condiciones, seleccionar la carpeta de instalacin (recordar esta direccin ya que
posteriormente se utiliza).
Una vez finalizada la instalacin el programa estar listo para ser utilizado, en la ventana
principal se despliega un asistente para la ejecucin de un nuevo proyecto, esa seccin
ser descrita posteriormente.
La instalacin del Quartus Programmer es posterior y sigue la misma lgica del programa
anterior, Quartus Programmer es una extensin de la suite por lo tanto es un programa
independiente, si se necesitara solo el programador perfectamente se podra instalar sin
necesidad de instalar toda la suite, y para programar los dispositivos solamente se
necesitaran los archivos .pof generados por el compilador previamente.
Figura No. 9: Pantalla inicial del Quartus Programmer.
3. PROGRAMACIN EN QUARTUS II
16. Dar clic en el men File luego clic en New y clic en Proyect.
Figura No. 19: nuevo proyecto
17. De preferencia llamar al proyecto del mismo con el mismo nombre del cdigo y
guardarlo en la misma carpeta donde se guard el cdigo. Y damos OK.
Figura 25.
22. Sombreamos los pines de entrada y salida y damos clic derecho sobre uno de estos
luego seleccionamos la opcin Add Wave.
Figura 28. Como se observa la simulacin de una compuerta AND donde su salida es 1 solo si
sus dos entradas son 1.
4. ASIGNACIN
1 Realizar el cdigo VHDL para las compuertas: AND, NAND, OR, NOR, EXOR, EXNOR y NOT,
simular en VHDL.
1.1 Explicar paso a paso como es el proceso de instalacin del software VHDL usado.
1.2 Disee una red de conmutacin que acepte entradas BCD y proporcione una salida 1
solo cuando el dgito decimal de entrada sea divisible entre 3. Utilice cuatro variables
de entrada para disear el circuito.
1.3 Disee una red lgica con varias salidas, cuya entrada sea un digito BCD y cuyas salidas
se definen como sigue: f1 detecta los dgitos de entrada divisibles entre 4; f2 detecta los
nmeros mayores o iguales a 3; f3 detecta los nmeros menores que 7.
1.4 Las normas de seguridad de los aviones moderno exigen que, para seales de vital
importancia para la seguridad del aparato, los circuitos deben estar triplicados para que
el fallo de uno de ellos no produzca una catstrofe. En caso de que los tres circuitos no
produzcan la misma salida, esta se escoger mediante votacin. Disee el circuito
votador que se ha de utilizarse para obtener como resultado el valor mayoritario de las
tres entradas.
5. PREGUNTAS DE INVESTIGACIN.
2.3 Uso de las instrucciones anteriores para implementar el cdigo VHDL directamente desde
las tablas de verdad.
NOTA: El reporte se entregara en un sobre manila rotulado con los nombres y carnet. El
contenido del archivo .rar deber ir ordenado, con carpetas individuales para cada tem
mencionado, ejemplo: IMGENES, CIRCUITO1, etc. Si existen conflictos sobre el tamao del
archivo a adjuntar, nicamente dividirlo en las partes necesarias. Ej: tarea1_parte1,
tarea1_parte2, etc. Favor en el asunto de el/los correos agregar los carnets de los integrantes
Se recibirn estos archivos y tomaran como vlidos los que sean enviados como fecha y hora
lmite: mircoles 22 de marzo de 2017, 11:59 PM.
7. BIBLIOGRAF A:
https://www.youtube.com/watch?v=00PcyQRHArY
DIGLENSY SAC Primera Empresa del Per Dedicada al Desarrollo Electrnico, tutorial
VHDL, http://www.diglensy.com/