MEMORIAS RAM.

ESTUDIANTE:

CARLOS MIRANDA PUPO.

UNIVERSIDAD DE LA COSTA.

FACULTAD DE INGENIERA.

PROGRAMA DE INGENIERA ELECTRNICA.

ASIGNATURA DE SISTEMAS EMBEBIDOS.

GRUPO AD.

BARRANQUILLA, FEBRERO 18 DE 2015.

TRABAJO PRESENTADO A:

ING. JOS CAICEDO.

 ACTIVIDADES.

1. Qu es la memoria RAM, diga sus caractersticas?

2. Describa los diferentes tipos de memoria RAM esttica.

3. Describa y explique el ciclo de lectura y escritura de una memoria asncrona

bsica.

4. Describa los diferentes tipos de RAM dinmica.

5. Describa y explique el proceso de lectura y escritura de la RAM dinmica.

6. Explique en qu consisten los ciclos de refresco de las memorias RAM

dinmicas.

7. Qu es la memoria cach y describa sus niveles?

8. Diga las ventajas y desventajas que hay entre las memorias RAM estticas y
las dinmicas.

9. Explique las diferencias entre memorias RAM DDR, DDR2 y DDR3.

 SOLUCIN.

1. Las memorias RAM, o memorias de acceso aleatorio del ingls Random

Access Memory- son un tipo de memoria caracterizada por su volatilidad, es decir,
mantienen los datos almacenados mientras se encuentren energizados, adems
de una velocidad de acceso, puesto que estos circuitos demoran una cierta
cantidad de tiempo en identificar la informacin y enviarla al lugar de destino. Las
funciones que realizan son accesos a instrucciones del procesador y a los datos
(lectura/escritura). Las primeras estaban basadas en medios magnticos, luego se
empezaron a construir usando transistores.

2. Las memorias RAM estticas o SRAM es un arreglo de elementos de

memoria, las cuales incluyen adaptadores E/S y decodificadores de direccin.
Cada una de las celdas que conforman el array se puede representar como un
latch D, una puerta AND y un adaptador de salida. Se caracterizan por no alterar
la informacin que almacena siempre y cuando estn energizados.

Tambin existe una versin sncrona de las memorias estticas, la que se

caracteriza por estar sincronizada con el reloj del sistema dado que las seales
que las controlan pasan primero por un latch sncrono, esto mejora su
predictibilidad, mejora la interfaz del mdulo de memoria, adems de permitir el
empleo de nuevos circuitos como los contadores.

PB-SRAM (Pipeline Burst): Se caracterizan por decodificar una instruccin al

mismo tiempo que se est ejecutando otro, en otras palabras, ejecutan procesos
en simultneo. Tiene un perodo de 4 y 8 nanosegundos

3. Las memorias SRAM poseen por lo general dos seales de control y una
seal de reloj que habilita las salidas del chip. Ya que posee decodificadores,
estos deben ser activados antes para poder hacer el ciclo de lectura. Luego de
que los decos seleccionan una fila de almacenamiento, se activa una seal de
control, si la segunda est desactivada, se tratar de una lectura, y luego de cierto
tiempo se estabilizan los datos y se envan a los adaptadores de salida.
Para la escritura de datos se aplican los mismos procedimientos iniciales, salvo
que en este caso la seal de control que estaba inactiva para la lectura, ahora
estar activada.

Durante cada proceso se deben esperar ciertos perodos de tiempo entre un paso
y otro.

4. Las RAM dinmicas estn compuestas por condensadores, el uso de este

dispositivo reduce el nmero de transistores a utilizar. Cada mdulo de memoria
se compone de un condensador, un transistor que funciona como un control de
carga/descarga y otros elementos de E/S. Se caracterizan por tener sus estados
determinados por el nivel de carga del capacitor: Uno si est cargado, y cero si no,
o sea, estos representan los bits de memoria. Dada su naturaleza tienen que estar
constantemente energizados. Existen varios tipos de memorias dinmicas, a
saber:

FPM-DRAM (DRAM- Modo Paginado Rpido): En este tipo de memoria, los datos
estn disponibles poco antes de activar la seal de control CAS, sin embargo,
sigue siendo dependiente de la misma, puesto que debe tener un tiempo para que
CAS deba cargarse.

EDO-RAM: Eliminan la restriccin que poseen las FPM-RAM cargando el dato en

un latch, para que el microprocesador pueda desactivar la seal CAS y llegar a
acceder al dato mientras esta seal est cargando. Algunas tambin generan de
manera automtica direcciones de columna, lo que facilita el trabajo al procesador.

SDRAM (RAM Dinmica y Sncrona): La rapidez respecto a las memorias EDO

mejora en un 20%, puesto que entrelaza los o ms arreglos de memoria, de
manera que una matriz se prepara para acceder a datos mientras otra ya lo est
haciendo.

DR-SDRAM (Rambus Directa): Permite la transferencia de datos a una tasa de 1.6

GBps., es decir, enviar datos a un bus de 2 bytes a 0.8 GHz., tambin est
sincronizado con el reloj del sistema. Su inconveniente es que hay que pagar un
dinero adicional porque la tecnologa Rambus est patentada.
DDR-SDRAM (Doble Tasa de Transferencia de Datos): Esta permite duplicar la
tasa de transferencia de datos (lectura/escritura) usando la misma frecuencia de
reloj del procesador. Es comn encontrar en los chips DDR PCxxxx donde las
equis representan su velocidad en MBps. Adems necesitan menos voltaje de
funcionamiento (2.5 VDC vs. 3.3 VDC de la SDRAM).

5. Para las DRAM el proceso es el siguiente: Existen varias seales de

activacin, una para las filas y otra para las columnas, de lectura y escritura y otra
de refresco. Para hacer un proceso de lectura/escritura, las seales de fila y
columna (Row/Column Address Signal, RAS o CAS) deben ser habilitadas para
hallar la palabra. Luego de esto la seal de lectura/escritura habilitar el buffer de
entrada, lo que hace que el transistor pase a modo abierto, permitindose la
descarga del condensador (en el caso de escritura de datos), o el buffer de salida,
descargando el condensador en el proceso (en el caso de la lectura). Luego, la
seal de refresco pasa por un decodificador de filas, permitiendo reiniciar el
proceso. Esto dura un tiempo determinado mientras se cargan las seales de fila o
columna

6. Como las memorias DRAM funcionan a base de condensadores, estos se

descargarn en un tiempo determinado, por lo que deben recargarse en cada ciclo
de lectura y escritura. Como se dijo en el punto anterior, la seal de refresco (que
es la seal RAS o CAS dependiendo del proceso) activa los decodificadores de
filas. Sin embargo si se usa la seal CAS antes que la RAS, debern activarse
RAS de manera sucesiva para que el refresco sea efectivo.

7. La memoria cach es un tipo de memoria especial de alta jerarqua que

permite almacenar los datos o instrucciones ms frecuentes, se caracteriza por su
alta velocidad. Existen dos tipos: RAM cach y cach de disco, la primera es un
tipo de SRAM, la cual es ms rpida que la DRAM, esto permite acceder a las
instrucciones ms usada de forma veloz y algunas estn integradas en los
microprocesadores. A diferencia de la RAM cach, la de disco utiliza la memoria
principal.
Respecto a la jerarquizacin de la memoria cach, existen dos niveles: El L2,
cuyas caractersticas son una memoria menor a 1 MB, una velocidad de 1 a dos
ciclos a menos de 2 nanosegundos con un ancho de banda entre 100 MBps a 2
GBps, y est el nivel L1, ms cercano a la memoria de registros y tiene una
reduccin de memoria respecto al cach L2 (<64 kB), una frecuencia de 1 ciclo
cada 2 nanosegundos o menos y un ancho de banda aproximado de 2 GBps.

8. En la siguiente tabla se consignarn las ventajas de las memorias SRAM y

DRAM.

SRAM DRAM
Ms rpidas Diferentes tipos para cada necesidad
No necesita refrescarse tantas veces. Ms baratas
Mejor estabilidad. Utilizan menos energa
Mejor fiabilidad. Ocupan menos espacio.

Entre las desventajas se tienen:

SRAM DRAM
Solo tienen un uso (M. Cach) Ms lentas
Ms caras Menos estables
Poca eficiencia energtica Menos fiables.
Poca eficiencia espacial

9. Las diferencias entre los distintos tipos de memoria DDR-SDRAM radica en

tres puntos: Precio, capacidad y frecuencia de funcionamiento.

GENERACIN CARACTERSTICAS
DE DDR-SDRAM FRECUENCIA PRECIO (Euros) CAPACIDAD
(MHz) (MB)
DDR 266 a 500 25-55 128 a 1024
DDR2 667 a 1066 25-60 256 a 4096
DDR3 1066 a 1866 30-65 1024 a 6144
 BIBLIOGRAFA.

V. Gonzlez, N. Cancho, J. Prieto. Memoria Central del Ordenador en

Fundamentos de informtica II [en lnea]. Disponible en
http://www.infor.uva.es/~cevp/FI_II/fichs_pdf_teo/Trabajos_Ampliacion/Memoria_C
entral.pdf

L. Abello. Memorias RAM [en lnea]. Disponible en

http://ryan.gulix.cl/dw/_media/proyectos/taller-redes/ri-1_c_ram.pdf

G. Bada. Memorias RAM en Mantenimiento de Instalaciones Informticas [en

lnea]. Disponible en
http://mermaja.act.uji.es/docencia/is23/data/trabajos08/Memorias.pdf

Memoria Cach en Arquitectura de computadores [en lnea]. Disponible en

http://www.dia.eui.upm.es/Asignatu/arq_com/Paco/7-Cache.pdf

Diseo de la jerarqua de memoria [en lnea]. Disponible en

http://electro.fisica.unlp.edu.ar/arq/transparencias/ARQII_00-Repaso2.pdf

Subsistema de memoria en Fundamentos de computadores 2 [en lnea].

Disponible en http://serdis.dis.ulpgc.es/~itig-
fc2/Teoria/Tema5/T4.2.%20S.%20Memoria%20-%20Cache.pdf

J. Rodrguez, C. Fernndez. Memoria cach en Arquitectura de ordenadores [en

lnea]. Disponible en
http://www.dea.icai.upco.es/jarm/Asignaturas/ArquitecturaOrdenadores/Transpare
ncias/7cache.pdf

La memoria RAM [en lnea]. Disponible en

http://www.dtic.ua.es/asignaturas/IM/Tema3_MemoriaRAM.PDF
Memorias RAM [en lnea]. Disponible en http://serdis.dis.ulpgc.es/~itis-
byp/NotasDeClase/informacion/Material%20Complementario/RAM/Memorias.pdf