Universidad Autnoma de Baja California

Facultad de Ingeniera, Arquitectura y

Diseo

Bioingeniera

Materia: Sistemas Digitales

Nombre del Alumno: David Morales Gutirrez

Tarea 5. Latches, Flip-flops y nomenclatura de circuitos integrados

Nombre del Maestro: Fausto Abundiz Prez

Ensenada B. C. a 7 de abril de 2017

 Latches y Flip-flops
Latch
La traduccin de latch en espaol es cerrojo, y se puede definir como un tipo de
dispositivo que almacena temporalmente 2 estados (se dice que es biestable), y se
agrupo en otra categora que los flip-flops. Aunque estos son similares,por ser
dispositivos de 2 estados que pueden permanecer en cualquiera de sus 2 estados
por su capacidad de realimentacin, lo que consiste en conectar (realimentar) cada
una de las salidas a la entrada opuesta. La diferencia principal entre uno y otro est
en el mtodo empleado para cambiar de estado.
Latch S-R
Un latch es un tipo de dispositivo lgico biestable o multivibrador. Un latch S-R (Set-
Reset) con entrada activa a nivel ALTO se compone de dos puertas NOR acopladas
como en la figura de abaja (a)); un latch con entrada activa a nivel BAJO est
formado por dos puertas NAND conectadas tal como se muestra en la Figura de
abajo (b). Observe que la salida de cada puerta se conecta a la entrada de la puerta
opuesta. Esto origina la realimentacin (feedback) regenerativa caracterstica de
todos los latches y flip-flops.

El latch de la Figura tiene dos entradas, y , y dos salidas Q y . Se asume que las
dos entradas y la salida Q estn a nivel ALTO. Dado que la salida Q se realimenta
a una entrada de la puerta G2 y que la entrada est a nivel ALTO, la salida de G2
tiene que ser un nivel BAJO. Esta salida a nivel BAJO est acoplada de nuevo a
una entrada de la puerta G1, asegurando as que su salida sea un nivel ALTO.

Cuando la salida Qest a nivel ALTO, el latch se encuentra en estado SET y

permanecer indefinidamente en l hasta que se aplique un nivel BAJO a la
entrada .
 Si tenemos un nivel BAJO en la entrada y un nivel ALTO en , la salida de la
puerta G2 se pone forzosamente a nivel ALTO. Este nivel ALTO en la salida
se realimenta a una de las entradas de G1 y, dado que la entrada est a nivel
ALTO, la salida de G1 se pone a nivel BAJO. Este nivel BAJO en la salida Q
se realimenta a una de las entradas de G2, asegurando que la salida
permanezca a nivel ALTO incluso cuando se elimine el nivel BAJO de la
entrada.
Cuando la salida Qes un nivel BAJO, el latch se encuentra en estado RESET.
Ahora el latch permanece indefinidamente en este estado hasta que se
aplique un nivel BAJO en la entrada.
En operacin normal, las salidas de un latch son siempre complementarias una de
la otra: Cuando Q est a nivel ALTO, est a nivel BAJO y cuando Q est a nivel
BAJO, est a nivel ALTO. Se produce una condicin de funcionamiento no vlida
en un latch con entradas activas a nivel BAJO, cuando se aplican simultneamente
niveles bajos a las dos entradas, y . Mientras que se mantengan las dos entradas a
nivel BAJO, las dos salidas Q y deberan forzosamente estar a nivel ALTO, lo que
viola la condicin de complementariedad de las salidas.
Se puede decir que:
SET indica que la salida Q est a nivel ALTO.
RESET indica que la salida Q est a nivel BAJO.

Flip-flops
Los flip-flops son dispositivos sncronos pero igual que los latches de dos estados,
tambin conocidos como multivibradores biestables. Sncrono hace referencia a que
que la salida cambia de estado nicamente en un instante especfico de una entrada
de disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control,
C. Esto significa que los cambios en la salida se producen sincronizadamente con
el reloj.
Un flip-flop disparado por flanco cambia de estado con el flanco positivo (flanco de
subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es sensible
a sus entradas slo en esta transicin del reloj.
Hay 3 tipos de flip flops: La clave para identificar un flip-flop disparado por flanco
mediante su smbolo lgico la da el tringulo que se encuentra dentro del bloque en
la entrada del reloj (C). El tringulo se denomina indicador de entrada dinmica.
Flip-flop S-R disparado por flanco Las entradas S y R de un flip-flop S-R se
denominan entradas sncronas, dado que los datos en estas entradas se transfieren
a las salidas del flip-flop slo con el flanco de disparo del impulso del reloj.
Cuando S est a nivel ALTO y R est a nivel BAJO, la salida Q se pone a
nivel ALTO con el flanco de disparo del impulso de reloj, pasando el flip-flop
al estado SET.
Cuando S est a nivel BAJO y R est a nivel ALTO, la salida Q se pone a
nivel BAJO con el flanco de disparo del impulso de reloj, pasando el flip-flop
al estado RESET.
Cuando tanto Scomo Restn a nivel BAJO, la salida no cambia de estado.
Cuando Sy Restn a nivel ALTO, se produce una condicin no vlida.
Es importante mencionar que un flip-flop no puede cambiar de estado excepto en el
flanco de disparo de un impulso de reloj. Las entradas S y R se pueden cambiar en
cualquier instante en que la entrada de reloj est a nivel ALTO o nivel BAJO (excepto
durante un breve instante de tiempo en las proximidades de las transiciones de
disparo del reloj) sin que vare la salida.
Nomenclatura de Circuitos Integrados
Los circuitos integrados suelen estar marcados en su exterior con una serie de
nmero y letras que los identifican y que aportan algn otro dato. Y consta de 3
partes que se seala a continuacin

El lote de fabricacin est compuesto por las 2 ltimas cifras del ao de fabricacin
y el nmero de la semana.
El nmero de identificacin est compuesto por una serie de letras y nmeros cuyo
significado vara de un fabricante a otro. Pero algunos modelos se vuelen populares
como la serie 74.
Nomenclatura utilizada por Texas instruments para el modelo 74

Otra familia muy conocida en electrnica digital es la serie 40 o CD4K, estos

integrados solo se fabrican en tecnologa CMOS. Es necesario sealar qye la serie
40 ds igual a la 74C, pero las funciones y pines entre las 2 no coinciden.
Diferentes tipos de integrados de las familias TTL Y CMOS

La familia 74LS (Low-power Schottky) (similar a la original) usa tecnologa

TTL (Transistor-Transistor Logic) la cual es ms rpida pero requiere ms
potencia que las familias posteriores. La serie 74 es todava llamada la serie
TTL.
La familia 74HC tiene tecnologa CMOS de alta velocidad (high-speed),
combinando la velocidad del TTL con el muy bajo consumo de la serie 4000.
Estos son CIs CMOS con la misma disposicin de pines (patillas) que la
familia ms antigua de la serie 74LS.
La familia 74HCT es una versin especial de la serie 74HC con entradas
compatibles con la TTL 74LS as la 74HCT puede mezclarse con seguridad
con 74LS en el mismo sistema. De hecho la 74HCT puede ser usada como
remplazo directo de baja potencia (low-power) para los CIs 74 LS ms
 antiguos en la mayora de los circuitos. La pequea desventaja del 74HCT
es una inmunidad al ruido ms baja, pero este es un problema poco probable
en la mayora de las situaciones.
Referencias Bibliogrficas
[1]. Tocci, R., Widmer, M. (2003). Sistemas Digitales. Principios y aplicaciones.
Mexico: Pearson Education, 8 ed.
[2]. Floyd, T. (2006). FUNDAMENTOS DE SISTEMAS DIGITALES. Espaa:
PEARSON Prentice Hall. 9 Ed. pp67-68.
[3].Martin J., et.al. (2007). Electrnica digital. Espaa: Delta Publicaciones.

[4]. Anonimo. (2017). Electrnica Digital - FAMILIAS LGICAS. Recuperado de:

http://roble.pntic.mec.es/jlop0164/archivos/familias-logicas.pdf