Ros Gmez, Yann, Informe Individual.
Proyecto final: Mensaje y mecanismo con
contrasea
Ros, Yann Quexada, Diego.
[ynriosg, daquexadar]@unal.edu.co
Universidad Nacional de Colombia
I. Resumen En este documento se describe la
construccin y funcionamiento del circuito montado
como proyecto final de la asignatura electrnica
bsica.
II. palabras clave Circuito, Digital, Contrasea,
Mecanismo.
III. Introduccin El Diseo y la construccin de
circuitos electrnicos para resolver problemas de
tipo prctico en la ingeniera, es parte clave de la
aplicacin de los conceptos aprendidos en el curso
de electrnica tanto anloga como digital, pues la
utilidad de los sistemas combinacionales y
secuenciales en distintas reas del conocimiento
hacen que sea importante para el ingeniero
entender su funcionamiento para poder aprovechar
sus caractersticas ms importantes.
IV. Objetivos:
Construir un circuito electrnico aplicando
elementos discretos y uso de sistemas digitales
combinacionales y secuenciales aprendidos en
el curso de electrnica bsica, el circuito tendr
las siguientes caractersticas:
El circuito tendr dos funciones
principales: mostrar un mensaje de 12
caracteres en un display, y deber
activar algn tipo de mecanismo.
Para acceder a las funciones del circuito
el usuario deber ingresar una
contrasea de 4 bits.
En caso de ingresarse una contrasea
errnea se deber poder realizar conteo
del nmero de intentos y bloquearse
despus de un nmero determinado.
Las caractersticas como contrasea,
nmero de intentos, y sentido de conteo
y lectura del mensaje deben ser
alterables de forma fcil.
V. Construccin del circuito:
Bsicamente la construccin del circuito se da en
tres etapas: como primera etapa se definen las
funciones principales y se procede a definir el tipo
de sistemas que se van a implementar, para luego
realizar su simulacin con ayuda de un software
adecuado, y por ultimo adquirir los materiales
necesarios para ensamblar el circuito e
implementarlo.
Bosquejo inicial:
Se busca disear el circuito por etapas, para seguir
el funcionamiento correcto de cada una a lo largo
del proceso de implementacin:
Etapa comparadora: esta etapa almacena
la contrasea correcta y la compara a una
contrasea ingresada por el usuario.
Etapa de conteo: se cuentan los intentos
disponibles para el usuario en caso de
ingresarse una contrasea incorrecta,
mostrndose esta informacin en un display
de 7 segmentos.
Etapa de bloqueo: Se encarga de detener el
contador de intentos luego de cierto nmero
determinado de intentos fallidos y bloquear
el circuito.
Etapa de mensaje: se establece el orden
del mensaje y su representacin en un
display de 7 segmentos.
Etapa de seal de reloj: Se construye un
generador de pulsos para activar la
secuencia de conteo.
Diseo y simulacin de etapas:
Circuito comparador:
- Con el registro 74194 se introduce una
secuencia de bits que quedaran
almacenadas como la clave del mensaje y
mecanismo, esta se puede alterar con un

Ros Gmez, Yann, Informe Individual. 2

dip switch y se introduce como un digito de

4 bits. Cada salida va a una entrada de una
compuerta xor, que realizara la funcin de
comparar uno a uno los bits que el usuario
ingrese mediante otro dip switch, los cuales
irn a la otra entrada en cada compuerta
XOR, si los bits coinciden, se genera un
cero que ser negado en la salida de cada
compuerta XOR 7400, y activara una
Fig. 2: Conteo de intentos
compuerta AND 7408, de cuyo estado
lgico depender el contador y el sistema
Etapa de Bloqueo:
de bloqueo.
La salida del contador se lleva a un decodificador
7442, el cual ira detectando el decimal
correspondiente a la combinacin binaria, y la
salida de este se lleva a un multiplexor 74150, en
el cual se fijara el canal que se quiere escoger, que
corresponder al lmite inferior o superior hasta el
cual se puede contar, cuando los dos nmeros
coincidan, la salida adopta el nivel lgico negativo,
esta salida se lleva a una compuerta and que
cambia el nivel del pulso manual a cero, con lo cual
no se sigue realizando conteo.

Fig. 1: Etapa comparador

Etapa de conteo:

Cuando la salida de la etapa comparadora es

verdadera, es decir la clave es correcta, el pulso
comparador de clave, se lleva a una compuerta
AND, que activa un contador de dcada 74192, en
este estado, no se realiza conteo pues la entrada
de conteo ascendente y descendente se
encuentran activadas al tiempo, cuando la clave es
incorrecta, se activa una de las dos opciones, Generador de pulsos:
dependiendo de la seleccin del usuario, con lo Se utiliza el integrado 555, el cual puede ser
cual el integrado hace el conteo empezando por el utilizado como circuito astable.
numero guardado en el contador, la salida del
contador se lleva a un decodificador 7447 el cual
se lleva a un display de 7 segmentos.
Ros Gmez, Yann, Informe Individual. 3

Etapa de Mensaje:

El generador de pulsos, y la entrada habilitada

cuando la contrasea es correcta, pasan a un
contador de dcada 74192, el cual es llevado a un
decodificador, que empieza a activar la salida
decimal correspondiente, cada cifra decimal se
activa en un momento del conteo, con lo cual se
buscara asociar