Professional Documents
Culture Documents
FACULTAD DE INGENIERIA
CAPITULO 6
SISTEMAS SECUENCIALES
En los sistemas digitales son necesarios circuitos capaces de
acumular informacin y datos, adems de ser capaces de realizar algunas operaciones
aritmticas y lgicas sobre esos datos.. Las salidas de estos circuitos en un tiempo
dado, son funciones tanto de las entradas externas, como de la informacin
acumulada en dicho instante. Tales circuitos son llamados Circuitos Secuenciales.
En este ejemplo se aprecia claramente que la salida en el instante presente (t i), Z(ti),
depende del valor de las entradas presentes X1(ti) y X2(ti) y adems del Acarreo, quien
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 2
FACULTAD DE INGENIERIA
lleva al presente (ti) el efecto de todos los valores que hayan tomado las entrada con
anterioridad.
Luego, el autmata que representa este problema , debe tener dos estados. El estado A
que representar la situacin de cuando el Acarreo fue 0 y B cuando fue 1
Para representar la mquina de estados finitos que representa el problema se puede usar
un diagrama de estados.
En este diagrama (ver figura), cada estado est representado por un circulo, y las flechas
indican las transiciones entre estados. Sobre las flechas se anota el valor de las entrada y
el valor de la salida (xx/z). La linea de pensamiento que se sigue para construir el
diagrama es: Si la mquina se encuentra en el estado K en el instante presente, a que
nuevo estado debe ir si la entrada es xx y cual debe ser el valor de la salida.z. Esto se
anota con una flecha que parte en el Estado K terminando en el estado siguiente que debe
alcanzar. Sobre la flecha se indican los valores de las entradas xx y de la salida z. Para
cada estado, deben considerarse todas las transiciones producidas por todas las posibles
entradas.
Por ejemplo para el sumador serie, si la mquina se encuentra en el estado A (que indica
que el acarreo anterior fue 0); para una entrada 11, la salida debe ser 0 e ir al estado B
(que indica Acarreo =1), ya que 0+1+1 = 10, es decir salida z = 0 y un acarreo de 1. Esta
situacin se anota con una flecha que parte de A y llega a B y sobre ella queda anotada
11/0 indicando el valor de las entradas y el de la salida
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 3
FACULTAD DE INGENIERIA
Para disear un circuito que emule la mquina de estados finitos, en aquellos problemas
en que la seal de entrada esta coordinada con un reloj que marca los tiempos t i, se
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 4
FACULTAD DE INGENIERIA
cuenta con el modelo que muestra la figura. A este circuito se le llama Circuito
Secuencial Sncrono.
Aqu, x1...xL son las entradas, z1...zM son las salidas, y1....yK son las variables de estado
(las que indican el estado en forma codificada) e Y1....YK son las variables de excitacin
(las entradas a los elementos de memoria)
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 5
FACULTAD DE INGENIERIA
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 6
FACULTAD DE INGENIERIA
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 7
FACULTAD DE INGENIERIA
K-Equivalencia
Dos estados Si y Sj de una mquina M son Distinguibles si y slo si existe a lo menos
una secuencia finita de entrada que, cuando es aplicada a M, produce distintas secuencias
de salidas, dependiendo de Si o Sj fue el estado inicial.
Si para el par (SiSj) existe una secuencia de largo K que los distingue, se dice que ese par
es K-Distinguible.
Estados que son K-Equivalentes son tambin R-Equivalentes, para todo R<K.
Estados que son K-equivalentes para todo K se dicen que son Equivalentes.
Definicin de equivalencia
Los estados Si y Sj de una mquina M se dice que son equivalentes si y slo si, para
cualquier posible secuencia de entrada, se producir la misma secuencia de salida,
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 8
FACULTAD DE INGENIERIA
Estados que son K-Equivalentes para todo K n-1, son Equivalentes ( donde n = nmero
de estados de la mquina)
Ya que de no ser as, sera trivial construir una secuencia de entrada que distinga a (SiSj)
aplicando primero una secuencia de entrada que transfiera la mquina a los sucesores
Distinguibles de Si y Sj.
Procedimiento de minimizacin
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 9
FACULTAD DE INGENIERIA
Teorema:
La particin equivalente es nica
Teorema:
Si dos estados Si y Sk de una mquina M son Distinguibles, ellos son
distinguibles para una secuencia de largo n - 1 o menor, donde n es el nmero de
estados de la mquina.
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 10
FACULTAD DE INGENIERIA
COMPATIBILIDAD
Secuencia aplicable
Una secuencia de entrada se dice que es aplicable al estado Si de una Mquina M,
si es que durante su aplicacin a Si encuentra siempre estados siguientes definidos,
excepto posiblemente en el ltimo paso.
Estados Compatibles
Dos estados Si y Sj de una Mquina M son Compatibles si y slo si, para cada secuencia
de entrada aplicable a ambos Si y Sj , se producen secuencias de salidas idnticas,
cuando ambas estn definidas, independientemente de si Si Sj fue el estado inicial.
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 11
FACULTAD DE INGENIERIA
Compatible
Un conjunto de estados [ Si Sj Sk , ........ ] se llama compatible si todos sus miembros son
compatibles entre si.
PROCEDIMIENTO DE REDUCCION
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 12
FACULTAD DE INGENIERIA
Definicin
Un conjunto de Compatibles se dice que es Cerrado si por cada Compatible incluido en
el conjunto, tambin sus Compatibles Sucesores lo estn. Un conjunto cerrado de
compatibles, que contiene todos los estados de la mquina original, se dice que es una
Cobertura Cerrada.
Otro ejemplo
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 13
FACULTAD DE INGENIERIA
Un ltimo ejemplo
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 14
FACULTAD DE INGENIERIA
LA TABLA DE FLUJOS
Ejemplo de Diseo
Se quiere disear un circuito de dos entradas, x1 y x2 , y una salida z que responda a lo
siguiente: La salida del circuito deber ser 1 si y slo si x1 = x2 = 1 y el estado de entrada
inmediatamente anterior fue x1 = 0 , x2 = 1.
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 15
FACULTAD DE INGENIERIA
ASIGNACION SECUNDARIA
Carreras y Ciclos
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 16
FACULTAD DE INGENIERIA
Un ltimo ejemplo
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 17
FACULTAD DE INGENIERIA
PROBLEMAS
1. Una larga secuencia de pulsos entra a un circuito secuencial sncrono de una entrada
y una salida, el cual debe producir una salida Z=1 cada vez que ocurre la secuencia
1111. Se aceptan secuencias traslapadas, es decir si la entrada es ...01011111... , la
salida debe ser ...00000011...
(a) Dibuje el diagrama de estados y la tabla de estados
(b) Elija una asignacin de estados y forme la tabla de transiciones y salida
(c) Elija flip-flop's tipo SR y defina la tabla de excitaciones y salida.
(d) Determine las funciones de excitaciones y salida y dibuje el circuito.
4. Para cada uno de los siguientes casos, muestre la tabla de estados que define la
mquina secuencial correspondiente:
(a) La salida Z debe ser 1 coincidentemente con una entrada 1 que sigue a una
secuencia de dos o tres 0's.
(b) Independientemente de las entradas, las dos primeras salidas son 0's. de ah en
adelante la salida z es una rplica de la entrada x, pero desplazada en dos
unidades de tiempo. Esto es, z(t) = x(t-2) para >2.
(c) z(t) es 1 si y slo si x(t) = x(t-2)
(d) z es 1 cada vez que las ltimas cuatro entradas corresponden a un nmero BCD
que es mltiplo de 3, es decir, 0,3,6,9.
5. Disee un circuito secuencial sncrono que produzca una salida z=1 cada vez que
ocurran las secuencias 1100, 1010 o 1001. El circuito debe volver a su estado inicial
cada vez que se genera z=1. ( Siete estados son suficientes). Use flip-flop's JK.
9. Cuando cierto canal serie de comunicacin esta operando correctamente, todos los
bloques de 0's son de largo par y todos los bloques de 1's son de largo impar.
Muestre el diagrama y la tabla de estados de una mquina secuencial que produzca
una salida 1 cada vez que exista una discrepancia con el comportamiento normal.
ES,z
EP x=0 x=1
A B,1 H,1
B F,1 D,1
C D,0 E,1
D C,0 F,1
E D,1 C,1
F C,1 C,1
G C,1 D,1
H C,0 A,1
11. Para cada una de las mquinas que se muestran a continuacin encuentre su particin
equivalente y la correspondiente mquina mnima
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 19
FACULTAD DE INGENIERIA
ES,z
EP x=0 x=1
A B,0 C,1
B D,0 C,1
C A,0 E,0
D --- F,1
E G,1 F,0
F B,0 ---
G D,0 E,0
13. Para cada una de las siguientes mquinas incompletamente especificadas, encuentre
una mquina reducida.
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 20
FACULTAD DE INGENIERIA
ES,z ES,z
EP I1 I2 I3 EP I1 I2
A C,0 E,1 --- A --- F,0
B C,0 E,-- --- B B,0 C,0
C B,-- C,0 A,-- C E,0 A,1
D B,0 C,-- E,-- D B,0 D,0
E --- E,0 A,-- E F,1 D,0
F A,0 ---
14. Encuentre una tabla de estados reducida para la siguiente mquina. Disee el circuito
usando flip-flop's tipo SR
ES,z1z2
x1x2
EP 00 01 11 10
A A,00 E,01 --- A,01
B --- C,10 B,00 D,11
C A,00 C,10 --- ---
D A,00 --- --- D11
E --- E,01 F,00 ---
F --- G,10 F,00 G,11
G A,00 --- --- G,11
15. Disee un conversor serie-paralelo de Exceso-3 a BCD. El circuito tiene una nica
lnea de entrada, por donde recibe mensajes en el cdigo Exceso-3 y cuatro lneas
de salida z1, z2, z3, z4, las cuales tienen que reproducir el mensaje en cdigo BCD.
Las entradas llegan en forma serie, comenzando con el dgito menos significativo.
Las salidas deben estar especificadas solamente a la ocurrencia de cada cuarto
dgito de entrada.
(a) z=1 si x1 y x2 son simultneamente 1, pero slo si x1 llega a ser 1 antes que x2.
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 21
FACULTAD DE INGENIERIA
17. Encuentre una tabla de flujos reducida para un circuito secuencial asncrono de dos
entradas (x1,x2) y una salida (z), que opere de la siguiente manera: z=1 si y slo si
x1=x2=1 y la ltima entrada que cambi fue x1. Suponga que el circuito
inicialmente toma el estado de entrada x1=x2==0.
(a) Encuentre una tabla de flujos reducida. La salida debe estar libre de pulsos
espurios.
(b) Muestre una asignacin vlida y escriba las ecuaciones de excitaciones y
salida libres de carreras crticas.
19. Disee un circuito secuencial asncrono de dos entradas, x1 y x2, y dos salidas, z1 y
z2, tal que zi (para i=1,2) tome el valor 1 si y slo si xi fue la ltima entrada que
cambi.
20. Se debe instalar un semforo en una interseccin de una simple lnea de ferrocarril
con un camino. El semforo estar controlado por interruptores de presin puestos
en los rieles a 700 metros del cruce. Cuando un tren se aproxima, desde cualquiera
direccin, y est a menos de 700 metros del cruce, la luz del semforo debe
cambiar a rojo y permanecer en rojo hasta que el tren haya pasado el cruce en 700
metros. Recuerde que los trenes tienen un largo mucho menor que 1400 metros.
21. La figura ilustra una oficina para dos personas , con una puerta de entrada y otra de
salida. En vez de interruptores de luz, tiene dos fotoceldas, una en cada puerta. Si
una o ambas personas estn en la oficina la luz debe estar encendida , en caso
contrario debe estar apagada . Las persona pueden entrar y salir slo como se
muestra y no se permiten entradas y salidas simultaneas. Las fotoceldas indican un
1 cuando su haz es interrumpido y un 0 en todo otro instante de tiempo.
(a) Encuentre una tabla de flujo reducida que describa el control de la luz.
(b) Muestre una asignacin vlida y encuentre las funciones de excitacin y
salida.
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 22
FACULTAD DE INGENIERIA
23. A la tabla de flujos reducida que se muestra se le deben asignar tres variables
secundarias, como se muestra en la tabla de excitaciones. Note que varias
combinaciones de valores de y1 y2 y3 deben ser asignados a los dos primeros
renglones de la tabla reducida. Complete la tabla de excitaciones tal que cada
transicin, requiera el menor tiempo posible y no existan carreras crticas.
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 23
FACULTAD DE INGENIERIA
Y1Y2Y3
x1x2
y1y2y3 00 01 11 10
a -- 000
a -- 001
a -- 011
b -- 010
b -- 100
b -- 101
c -- 111
d -- 110
24. (a) Encuentre todas las carreras crticas de la tabla de excitaciones que se
muestra e indique cuales son crticas y cuales no lo son.
(b) Encuentre otra asignacin que no contenga carreras crticas
(c) Disee el circuito
Y1 Y2
x1x2
y1y2 00 01 11 10
00 00 11 00 11
01 11 01 11 11
10 00 10 11 11
11 11 11 00 11
JGL
UNIVERSIDAD DE SANTIAGO DE CHILE 24
FACULTAD DE INGENIERIA
25. Para cada una de las tablas de flujo reducidas siguientes, encuentre una
asignacin vlida libre de carreras crticas y requieran un mnimo de
variables secundarias.
JGL