You are on page 1of 4

Universidad Nacional de Colombia Facultad de Minas

Procesamiento de Seales Solucionario del Primer Examen parcial


1. (40 %) Suponga un conversor anlogo/digital (A/D) con las siguientes caractersticas:
Frecuencia de muestreo ( ): 3000 Hz.
Rango de voltaje de entrada: 0 5.
Cantidad de niveles de cuantificacin (): 1024 niveles.
Mtodo de cuantificacin: Truncamiento.

a. Si a la entrada del conversor se aplica la seal dada por la expresin () = 2 + 2 (1000 ),


Cules seran los cdigos binarios de salida generados para un periodo de la seal digital?
(Asuma que la codificacin usada en este caso es plana: No hay compresin, encriptado, deteccin o
correccin de errores).
b. Si la entrada del conversor es = 1.5 , y se usa una codificacin Hamming para lograr la
correccin de errores, Cul sera el cdigo binario de salida generado?
c. Cuntos bits () sera necesario manejar en la conversin, si se desea que el error mximo del
cuantificador est por debajo de 1 ?

2. (30 %) Se cuenta con dos sistemas conectados en cascada. El primero est dado por la siguiente ecuacin
en diferencias, en la que se pueden asumir condiciones iniciales nulas:
() = () 0.2 ( 1) 0.15 ( 2) 0.3 ( 1)
El segundo sistema est dado por la respuesta al impulso mostrada a continuacin:
() = {1, 2, 7, 1,4,0, 8, 3}
a. Encuentre la respuesta al impulso del sistema equivalente ( ()) a la conexin en cascada de los
dos sistemas descritos.
b. Si a la entrada de la cascada se aplica un escaln unitario (()), encuentre la seal de salida luego de
pasar por ambos sistemas.

3. (30 %) Para el sistema cuyo diagrama de bloques se muestra a continuacin:

a. Escriba la ecuacin en diferencias correspondiente para el sistema.


b. Escriba la ecuacin caracterstica y halle los polos del sistema.
1. En primer lugar, es necesario efectuar el proceso de muestreo a la seal de entrada que se propone en el numeral
(a). Tal y como se vio en clase, el muestreo se puede lograr de la siguiente forma:
() = ()|= = 2 + 2 cos( /3)
De lo anterior se puede deducir fcilmente que la frecuencia de la seal digital muestreada es = 1/6. Ese mismo
resultado se hubiera podido obtener teniendo en cuenta la relacin entra las frecuencias de las seales anloga y
digital: = / = 500/3000 = 1/6. En todo caso se concluye que el periodo fundamental es = 6. A
continuacin se muestran las seis muestras de un periodo de la seal en tiempo discreto. Debe tenerse en cuenta
que la seal todava no es digital, ya que no se le ha efectuado el proceso de cuantificacin, ni el de codificacin:
() = { , 4, 3, 1, 0, 1, 3, }; : ( 6) = ()
Dado que el cuantificador del conversor tiene 1024 niveles, el rango dinmico de entrada se puede dividir en 1023
intrvalos iguales. Cada uno de los valores de la entrada deber aproximarse (truncarse) a uno de los niveles vlidos
del cuantificador. Como ya se dijo, la separacin entre un par de niveles adyacentes corresponde a:
5
= = = 0.0048876
1 1023
El valor de la seal cuantificada ( ()), se puede calcular de la siguiente manera:
()
() = [ ]

Donde el operador [ ] se refiere al nivel entero menor o igual a . En esas condiciones, se encuentran los valores
de los niveles digitales para las muestras de un periodo de la seal muestreada:
() = { , 818, 613, 204, 0, 204, 613, }; : ( 6) = ()
Finalmente, como la codificacin es plana, se requerir simplemente expresar cada uno de los valores cuantificados
en su forma binaria, para lograr la representacin digital completa ( ()):
() = { , 11001100102 , 10011001012 , 00110011002 , 00000000002 , 00110011002 , 10011001012 , };

Siguiendo el mismo procedimiento mostrado, se puede deducir que para una entrada anloga de 1.5 , la
secuencia de cdigo plano sera = 01001100102 . Sin embargo, en el inciso (b) se pide efectuar una
codificacin Hamming a la secuencia binaria del conversor, por lo que es necesario hacer un trabajo adicional. La
siguiente figura muestra que para codificar 10 bits de datos tiles, es necesario agregar cuatro bits de redundancia,
ubicados en las posiciones que son potencia de dos:

En la figura se han resaltado en rojo las posiciones que harn de bits de paridad. Mientras que los datos tiles se
ubican en las posiciones que estn en negro. La siguiente tabla codifica en binario cada una de dichas posiciones, y
permite establecer cules sern los grupos de paridad:
Posicin 8421
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
10 1010
11 1011
12 1100
13 1101
14 1110
Los bits de datos se llenan con el cdigo binario obtenido anteriormente, mientras que los bits de paridad se llenan
de acuerdo con los grupos o posiciones de paridad en cada caso. Antes de llenar la paridad, la palabra binaria
tendra la siguiente forma:
Pos 14 13 12 11 10 9 8 7 6 5 4 3 2 1
Bit 0 1 0 0 1 1 X 0 0 1 X 0 X X

Los grupos de paridad quedan entonces definidos as:


Posiciones para la paridad del bit 1: 3, 5, 7, 9, 11, 13
Posiciones para la paridad del bit 2: 3, 6, 7, 10, 11, 14
Posiciones para la paridad del bit 4: 5, 6, 7, 12, 13, 14
Posiciones para la paridad del bit 8: 9, 10, 11, 12, 13, 14

Aprovechando la informacin de los grupos de paridad, se llenan los bits restantes de la palabra codificada (se
asume paridad par para rellenar los bits de redundancia):
Pos 14 13 12 11 10 9 8 7 6 5 4 3 2 1
Bit 0 1 0 0 1 1 1 0 0 1 0 0 1 1

Finalmente, como se sabe la cantidad de niveles () est relacionada con el nmero de bits del conversor () de la
siguiente manera: = 2 , y el error depende directamente de la cantidad de niveles, que para un cuantificador por
truncamiento corresponde exactamente a la separacin entre dos niveles adyacentes:

= = =
1 2 1

Despejando el valor de para un error mximo de 1 , se obtiene que se requieren al menos 13 en el


conversor, para lograr las condiciones de error especificadas ( = 13).

2. Es necesario contar con la respuesta al impulso de ambos sistemas, pero el problema para el primer sistema
proporciona una ecuacin en diferencias. Para obtener la respuesta al impulso de dicho sistema (al que se llamar
1 ()) es necesario aplicar como entrada un impulso (() = ()). En estas condiciones y calculando la respuesta
de forma recursiva, se halla que:
1 () = {1, 0.5, 0, 0, 0, 0, }
La respuesta al impulso del segundo sistema, est dada en el problema y corresponde a:
2 () = {1, 2, 7, 1,4,0, 8, 3}. En clase se vio que si dos sistemas estn conectados en cascada, la respuesta al
impulso total corresponde a la convolucin de las respuestas al impulso individuales, es decir:
() = 1 () 2 () = {1, 2.5, 8, 4.5, 4.5, 2, 8, 7, 1.5}

Para calcular la salida del sistema completo (la cascada) ante una entrada escaln, habra que hacer una segunda
convolucin. Dicha convolucin esta vez sera entre la respuesta al impulso total y la entrada aplicada:
() = () () = {1, 1.5, 6.5, 2, 6.5, 4.5, 12.5, 5.5, 7, 7, 7, }

3. El diagrama claramente muestra un sistema recursivo implementado por medio de la Forma Directa II. En clase se
vio que la ecuacin en diferencias correspondiente se puede inferir directamente del diagrama de bloques, en
donde las constantes y , son las que aparecen multiplicando las seales a lado y lado de la fila de memorias o
retardos. En esas condiciones, la ecuacin que implementa el sistema sera:
() = 2 () + 1.5 ( 1) + 0.2 ( 1) + 0.25 ( 2) 0.05 ( 3)

Debe recordarse que de forma general, una ecuacin en diferencias con coeficientes constantes se puede expresar
como:

() = ( ) + ( )
=0 =1
Por la ecuacin de diferencias obtenida, claramente se puede deducir que: 1 = 0.2, 2 = 0.25, y que 3 = 0.05.
La forma de la ecuacin caracterstica del sistema quedara entonces:

= 0

=1
Donde = 3 es el orden de este sistema. La ecuacin caracterstica entonces quedara:
3 0.2 2 0.25 + 0.05 = 0
A manera de ilustracin, los polos de la ecuacin caracterstica en este caso seran:
= [0.5 0.5 0.2]