Professional Documents
Culture Documents
NACIONAL MAYOR DE
SAN MARCOS
Universidad del Per, Decana de
Amrica
FACULTAD DE INGENIERA
ELECTRNICA Y ELCTRICA
LABORATORIO DE MICROELECTRONICA
INFORME:
Previo 1
TEMA:
INVERSOR
PROFESOR:
ING. ALARCON MATUTTI
HORARIO:
LUNES 14:00 16:00
2017
SOLUCION DEL INFORME PREVIO
1. Presentar en Laboratorio el Layout del Inversor realizado por usted, considerar para
el layout el esquema de la Figura A y la Figura B del diagrama de barras (Stick). Tratar
de conseguir un layout de dimensiones mnimas. Mostrar y describir las vistas de corte
2D y 3D.
En esta imagen se puede apreciar el corte 2D, donde se ve las capas del inversor y se puede notar
los materiales que lo componen, como los sustratos, el polisilicio, los contactos. Tambin se
puede ubicar por donde esta polarizado el inversor.
VISTA EN CORTE 3D.
Frecuencia Maxima=1/20ps=50Ghz.
AREA OCUPADA DEL LAYOUT.
Transistor tipo P.
Las capacitancias parasitarias se muestran a continuacin graficadas en el layout.
Archivo .CIF:
DIAGRAMA DE BARRAS.
LAYOUT.
CORTE EN 2D.
TRANSISTOR P
TRANSISTOR N.
CORTE EN 3D.
5. Para circuitos digitales MOS mostrados en las Figuras 1,2,3. Analizar y determinar la
funcin lgica de salida de los circuitos. Presentar el LAYOUT como mnimo de DOS
de ellos y corroborar su funcin lgica mediante simulacin.
Medir el AREA del layout y hallar la frecuencia MAXIMA de operacin.
FIGURA 1.
FUNCION LOGICA DE LA SALIDA.
LAYOUT.
SIMULACION.
FRECUENCIA MAXIMA=1/34ps=29.4Ghz.
Area=57*71=40472=63.232.
FIGURA 2.
LAYOUT.
SIMULACION.
FRECUENCIA MAXIMA=1/49ps=20.4Ghz
AREA=62*100=62002=96.8752