Professional Documents
Culture Documents
Tabel 7.1 Rise/Fall Time Dan Bandwidth Dari Berbagai Macam Keluarga Komponen Digital
_
Sony Sumaryo
Derau Rangkaian Digital 2
resonansi dengan Q yang tinggi yang mengakibatkan osilasi yang dapat mengganggu keluaran gerbang
1 (lihat Gambar 7.2). Nilai Q dari rangkaian resonansi seri tersebut adalah:
Gambar 7.1 Pembangkitan Derau Ketika Keluaran Gerbang 1 Berubah dari High Ke Low
_
Sony Sumaryo
Derau Rangkaian Digital 3
Gambar 7.2 Bentuk Tegangan Keluaran Dengan: (A) bergetar Karena Kapasitansi Parasitic
Dan Induktan Ground, (B) getaran Yang Teredam Karena Resistor Output.
Untuk meminimalkan derau yang dibangkitkan oleh derau internal seperti yang telah diuraikan
sebelumnya, semua rangkaian system digital harus dirancang dengan mempertimbangkan:
1) Sistem ground dengan induktan yang rendah;
2) Sumber pengisian dekat pada setiap gerbang.
Pengurangan Induktans
Induktansi sebanding secara proporsional dengan panjang konduktor. Untuk konduktor bulat
tunggal yang diletakkan di atas lintasan arus balik, nilai induktansinya:
Dimana d adalah diameter kawat dan h adalah tinggi di atas jalur arus balik. Untuk konduktor
flat seperti di PCB, maka induktansinya bernilai:
_
Sony Sumaryo
Derau Rangkaian Digital 4
Induktansi Mutual
Jika dua konduktor diparallel maka efek induktansi mutual harus dipertimbangkan dalam
menghitung induktansi total. Induktansi total Lt dari dua konduktor yang diparalel yang membawa
arus dalam arah yang sama dapat ditulis:
Jika konduktor sangat berdekatan, maka induktansi mutual akan sama dengan induktansi itu sendiri
Lt dan induktansi total sama dengan induktansi konduktort tunggal. Jika konduktor dipisahkan
sangat jauh maka induktansi mutualnya dapat diabaikan dan induktansi totalnya sama dengan
induktansi konduktor tunggal.
_
Sony Sumaryo
Derau Rangkaian Digital 5
Penting untuk pertama-tama menempatkan ground grid pada board sebelum menempatkan
jalur sinyal. Grid dapat mengurangi tegangan derau ground secara signifikan dibandingkan single
point ground. Sehingga dapat dikatakan semua PCB rangkaian digital harus memiliki Ground Plane
atau Ground Grid.
Metoda lain pengurangan induktans adalah dengan meminimalkan luas area dari loop tertutup
oleh aliran arus. Salah satu cara efektif pengurangan induktansi adalah dengan menempatkan jalur arus
maju dan jalur arus balik sedekat mungkin. Cara ini telah ditempuh dengan menempatkan jalur arus
maju dan jalur arus balik sedikit mungkin.
Gambar 7.4 Arus Transien Power Supply Dengan: (A)Tanpa Kapasitor Dekopling, (B) Dengan
Kapasitor Dekopling
_
Sony Sumaryo
Derau Rangkaian Digital 6
Dimana dV adalah tegangan drop transient pada tegangan supply yang disebabkan oleh arus transient
dI yang terjadi dalam waktu dt. Jenis dan nilai terbaik dari kapasitor dekopling untuk aplikasi tertentu
dapat ditentukan dengan pengukuran tegangan derau yang melintasi IC tersebut dengan berbagai
macam dan nilai kapasitor yang dipertimbangkan.
_
Sony Sumaryo
Derau Rangkaian Digital 7
Jika jenis kapasitor yang sesuai digunakan, induktansi internal kapasitor dapat diabaikan dibandingkan
komponen lainnya. Induktansi dari lead frame IC sekitar 10 sampai 15 nH untuk 14 atau 16 pin DIP.
Jalur antara (printed circuit trace) kapasitor dekopling dengan IC dibuat sependek mungkin dan
kapasitor dekopling ditempatkan sedekat mungkin ke IC untuk meminimalkan loop area (luas loop).
Untuk IC yang besar ( 24 sampai 40 pin) sering sulit menempatkan kapasitor cukup dekat ke
IC secara efektif. Beberapa altenatif metode untuk penempatan antara
lain:
1) Use of a different IC package configuration (e.g. a leadless chip carrier).
2) Use of a distributed capacitor that mounts under IC.
3) Use of an IC socket-mounted capacitor.
4) Use of a surface-mounted capacitor on the noncomponent side of the board.
5) Use of a lead-frame capacitor molded into IC package.
Untuk mencegah switching yang tak disengaja dan pembangkitan derau, semua pin masukan
yang tak dipakai harus dihubungkan ke suatu tempat dan tidak boleh terbuka atau floating point.
Hubungan itu penting terutama untuk komponen CMOS yang memiliki impedansi input tinggi.
Sumber:
terjemahan dari: Noise reduction techniques in electronic systems, Henry W.
Ott, John Wiley & Sons.
_
Sony Sumaryo