Professional Documents
Culture Documents
1) 2010
AMPLIFICADOR DIFERENCIAL
Mara Isabel Schiavon
1. Introduccin
El amplificador diferencial (AD) es un circuito pensado para amplificar la diferencia de dos
seales.
v1
AMPLIFICADOR v0
DIFERENCIAL
v2
FIGURA 1.1: ESQUEMA DE UN AD (LAS SEALES ESTN REFERIDAS A UNA MASA COMN)
2. Circuitos de AD
Es posible construir circuitos amplificadores diferenciales con cualquier dispositivo
semiconductor que pueda funcionar como amplificador. Puede implementarse con transistores
bipolares o transistores de efecto de campo. En ambos casos se trata de acoplar dos dispositivos
idnticos en su configuracin amplificadora (emisor o fuente comn) por el terminal comn
(emisor o fuente) correspondiente a la configuracin, resultando el circuito simtrico de la fig. 2.1,
donde Q1 y Q2 representan los dispositivos en forma general.
V1
R R
+ +
v O1 v O2
+ Q1 _ _ Q2 +
v v
1 2
_ _
Io
V2
FIGURA 2.1: CIRCUITO GENERALIZADO DE AD
El circuito generalizado est alimentado por dos fuentes de polaridades opuestas (V1 y V2) que
en general tienen valores +V y -V respectivamente, de esta manera es posible acoplar
directamente en las entradas seales con componente de continua nula, e incluso amplicar
diferencia de tensiones de continua. Si el circuito se alimentara con una nica fuente contra masa
sera necesario establecer una red de polarizacin para las entradas de los dispositivos y la
excitacin de seal debera conectarse con capacitares de acople que independicen la
polarizacin de los transistores.
Hay disponibles dos salidas, segn cual de ellas se tome queda determinada la entrada que
acta como inversora y la que acta como no inversora. Si se identifica la entrada de Q1 como la
entrada inversora y la entrada de Q2 como la entrada no inversora, la salida vo1 sera la
identificada en la figura 1.
Este circuito es la configuracin ptima para las etapas de ganancia de los circuitos integrados
lineales, en ese caso los dispositivos que lo constituyen son especialmente apareados durante el
proceso de fabricacin.
Esta configuracin presenta excelentes propiedades de aislacin entre salida y entrada
simplificando la disposicin de posibles elementos de realimentacin.
La corriente de los dispositivos est fijada por una fuente de corriente constante (IO), que
puede ser implementada de diferentes formas; en forma muy simple con una resistencia, o con
circuitos con dispositivos semiconductores en la configuracin adecuada, obtenindose diferentes
calidades en cuanto a la estabilidad de la corriente y al valor de su resistencia equivalente, y en
consecuencia, en cuanto a la calidad del amplificador diferencial. En todo el anlisis se supondr
que una fuente que fija el valor IO y que presenta una resistencia equivalente de valor rF.
Rc Rc
iC1 iC2
B1 + + B2
Q1 vO1 vO2 Q2
+ _ _ +
iB1 iB2
v1 v2
_ _
iE1 iE2
VE
Io
V EE
FIGURA 3.1: CIRCUITO DE UN AD A TRANSISTOR BIPOLAR.
El circuito est alimentado por dos fuentes de polaridades opuestas (VCC y VEE) que en general
se fijan a +V y -V, respectivamente, dado que los dos transistores son idnticos y el circuito es
simtrico ambos transistores quedarn polarizados en el mismo punto de trabajo al ser excitados
por seales en sus entradas, siempre que el nivel de esas seales se mantenga dentro del rango
adecuado para el funcionamiento lineal de los dispositivos.
Tal como se expres antes, es posible alimentar el dispositivo con una fuente nica contra
masa, pero en ese caso se requerira una red de polarizacin externa para las bases de los
transistores a fin de asegurar el normal funcionamiento.
La fuente de corriente de valor IO fija la suma de las corrientes por los emisores de los
transistores. En condiciones de reposo la corriente por ambos emisores es la misma e igual a la
mitad de la corriente de la fuente.
IO
IO = iE 1 + iE 2 si Q1 Q2 i E 1 = i E 2 =
2
vBE vBC
iC = F I ES e VT 1 I e VT 1
CS
vBE vBC
i E = I ES e VT 1 I e VT 1
R CS
y teniendo en cuenta que:
F I ES = R ICS = I S i B + iC + i E = 0
En zona activa la juntura base-emisor est polarizada directamente mientras que la juntura
colector base se halla polarizada en forma inversa, o sea que el terminal de colector se halla a un
potencial mayor que la base (transistor npn) resultando:
v BE >> VT v BC < 0 v BC >> VT
reemplazando en las ecuaciones de Ebers y Molls, las corrientes se pueden aproximar como:
iC 1
La tensin diferencial de entrada (viD) resulta: viD = v BE 1 - v BE 2 = VT ln
iC 2
En consecuencia, las corrientes de colector pueden expresarse como funciones de la tensin
diferencial:
viD v
- iD
VT VT
iC 1 = iC 2 e iC 2 = iC 1 e
Dado que la suma de las corrientes de emisor de los transistores se halla fijada por la fuente
de corriente, se cumple que:
iC 1 + iC 2
= ( iE 1 + i E 2 ) = I0 ,
F
y en consecuencia:
1
viD
F I0 VT
iC 1 = F I 0 iC 2 = viD
= F I0 1 + e
1+e
VT
1
viD
F I0 VT
iC 2 = F I 0 iC 1 = viD = F I0 1 + e
1+e
VT
En estas expresiones puede verse claramente que las corrientes de colector dependen
directamente de la corriente fijada por la fuente (Io) y de la diferencia de tensin aplicada a las
bases (tensin diferencial de entrada). Si la seal diferencial es nula ambas corrientes son
idnticas e iguales a F veces la mitad de la corriente fijada por la fuente (IO).
F I0
si viD 0 I C 1 = IC 2 =
2
Cuando la tensin diferencial crece positivamente, la corriente de colector de Q1 crece con ella
mientras que la de Q2 disminuye proporcionalmente, tal como puede observarse en la grfica 3.2.
iC2 iC1
0,5 F O
viD
-2VT -VT VT 2VT
En las curvas de transferencia de la figura 3.2 se puede observar que las caractersticas son
lineales en una zona centrada alrededor del punto de trabajo, en el cual la pendiente es mxima.
Esta pendiente define la transconductancia efectiva del amplificador que depende del valor de la
corriente IO suministrada por la fuente de corriente constante y queda determinada por la
siguiente expresin:
F I0
gm =
4VT
La tensin de salida en cada colector presenta una componente a modo comn y una
componente a modo diferencial:
+
Io
vO 2 = VCC iC 2 RC = VCC I C 2 RC ic 2 RC = VCC RC +
2
donde:
iC 1 = I C 1 ic1 iC 2 = I C 2 ic 2
IC1, IC2: corriente de polarizacin de cada colector (corriente a modo comn) con
dependencia directa del valor de IO
ic1, ic2: corriente en cada colector debida a la tensin de entrada diferencial
La salida flotante tomada entre los colectores solamente tiene componente a modo diferencial.
1
viD
F I0 VT
iC 1 = F I 0 iC 2 = viD
= F I0 1 + e
1+e
VT
v
2 iD viD
VT VT
1e 1e
vo = vo1 vo 2 = F I 0 RC = F I 0 RC viD
viD
2
1 + e VT 1 + e VT
En la figura 3.3 se muestra la grfica de la variacin de la salida flotante entre colectores en
funcin de la tensin de entrada diferencial.
v
OD
F I0 RC
VT 2VT v
iD
-2VT -VT
F I 0 RC
FIG. 3.3: TENSIN ENTRE COLECTORES DE UN PAR DIFERENCIAL
A TRANSISTOR BIPOLAR COMO FUNCIN DE LA ENTRADA DIFERENCIAL.
En esta grfica se puede identificar el rango de tensin de entrada diferencial que habilita el
funcionamiento lineal ( 2VT).
3.2 Anlisis en pequea seal.
Dadas dos seales cualesquiera aplicadas en las bases es posible definir una componente
simtrica (vIC, seal a modo comn) y una componente antisimtrica (viD, seal a modo diferencial)
vi(B1)
AMPLIFICADOR
vi(B2) DIFERENCIAL vo
+
1/2vid 1/2vid
+
+ +
vic vic
v ID = v1 v 2 v1 + v 2
viC =
2
1 1
v1 = v IC + v ID v2 = v IC v ID
2 2
En la figura 6 se expresan las seales aplicadas a las bases de los transistores en funcin de
sus componentes simtricas y antisimtricas. Haciendo referencia a la figura 3 y a la figura 6, si
se identifica la base 1 (B1) como la entrada inversora y la base 2 (B2) como la entrada no
inversora, la salida vO1, que correspondera a la tomada en el colector del transistor Q1 de la
figura 3, sera la identificada en la figura 1 como salida del amplificador diferencial generalizado.
Suponiendo comportamiento lineal del circuito es posible aplicar superposicin, y realizar el
anlisis de cada tipo de seal en forma independiente.
3.2.1 Seales a modo diferencial.
En este caso el circuito es excitado por seales antisimtricas puras, o sea no existen
componentes a modo comn o simtricas.
1 1
si v ID = v1 v2 v1iD = v ID y v2iD = v ID v1iD = v2iD
2 2
VCC
Rc Rc
iC1 iC2
B1 + + B2
Q1 vO1 vO2 Q2
+ _ _ _
iB1 iB2
v1iD v2iD
_ +
iE1 iE2
VE
Io
V EE
vic voc
_ _
v g R
vo 2 D = Av iD m c viD
2 2
Resulta evidente que las salidas se hallan desfasadas 180o entre s, y que la salida vo1D est
en contrafase respecto a la seal diferencial de entrada (viD), mientras que por el contrario, vo2D
est en fase con esa entrada.
Si ahora se calcula la salida entre colectores:
g m Rc
v0 D = v01D -v02 D= 2 viD = g m Rc viD
2
La relacin entre la salida diferencial entre colectores y la entrada diferencial es la ganancia de
una etapa simple en emisor comn y se define diferencial simple, relacin entre la tensin
diferencial de un colector a masa (v0DS) y la entrada diferencial como ganancia a modo diferencial
compuesto.
ING. MARIA ISABEL SCHIAVON 8
INGENIERA ELECTRNICA ELECTRONICA I (A-3.20.1) 2010
v
AvD = v0 D = g m Rc
iD
Se define tambin la ganancia a modo (viD) como la mitad de la ganancia a modo diferencial
v A g R
AvDS = v0 DS = vD = m c
iD 2 2
3.2.2 Seales a modo comn.
Si se excitan las entradas con dos seales simtricas las variaciones van a estar en fase y, por
ser el circuito simtrico, tendrn igual valor absoluto:
+ +
r gm v ro
RC
vic voc
2rF
_ _
FIGURA 3.7: MODELO DE UNA ETAPA EMISOR COMN CON RESISTENCIA DE EMISOR.
Despreciando ro la ganancia de esta etapa, que es la ganancia a modo comn del amplificador
diferencial, resulta:
voc g m Rc
AvC =
vic r + 2rF
Las tensiones a modo comn de ambas salidas estn en fase entre s y desfasadas 180o
respecto a la entrada a modo comn.
3.2.3 Tensiones de salida.
Superponiendo los efectos de ambas seales se puede determinar la tensin total en ambas
salidas.
voDS g m Rc
AvDS viD 2
FRs = = g m rF
AvC voC g m Rc
viC r + 2 rF
Tambin se define un factor de rechazo compuesto determinado por la relacin entre la
ganancia a modo diferencial compuesto y la ganancia a modo comn, el que resulta:
voD
AvD viD g m Rc
FR = = 2 g m rF = 2FRs
AvC voC g m Rc
viC r + 2 r
F
El factor de rechazo depende del transistor (gm) y de la resistencia de la fuente de corriente
(rF), a mayor resistencia menor ganancia a modo comn y, en consecuencia, mayor factor de
rechazo.
La fuente de corriente debe disearse en dependencia directa con el factor de rechazo que se
desea obtener.
FRs
rF
gm
ING. MARIA ISABEL SCHIAVON 10
INGENIERA ELECTRNICA ELECTRONICA I (A-3.20.1) 2010
Una resistencia discreta acta como una fuente de corriente, pero no permite obtener factores
de rechazo de valores adecuados, y en algunos sera necesario aumentar su valor hasta
magnitudes que en general son incompatibles con las fuentes de alimentacin. Por ejemplo,
suponiendo que se desea un amplificador diferencial con un factor de rechazo simple de 60 dB
3
(equivale a 10 ), se utilizan transistores de hfe = 100 y hie = 2K, para una Ic = 1 mA, el valor
adecuado para la resistencia de emisor resulta mayor que 20K y la cada de tensin en rF sera
del orden de los 40 V, que no es un valor aceptable.
Por ello se recurre a implementar fuentes de corriente con elementos activos que actan como
cargas dinmicas, tienen un valor admisible en polarizacin y en seal su valor aumenta en forma
considerable.
3.4 Fuentes de corriente.
La forma ms simple de implementar una fuente de corriente con transistor bipolar es un
transistor en configuracin base comn.(fig. 3.8). La resistencia dinmica en el colector de Q3 es
muy alta, mientras que la tensin de continua necesaria para tomar la corriente I0 puede ser
relativamente baja si Re tiene un valor reducido y la tensin de colector a emisor del transistor se
mantiene en valores adecuados para asegurar su funcionamiento en zona activa permitiendo un
amplio rango de variacin de la tensin a modo comn de entrada al diferencial (VCE3 > 1 V).
al emisor de Q1 y Q2
al emisor de Q1 y Q2
I0
I0 VCC
R
R1 Q3
Q3 VCC
Q4
R2
Re
VEE
VEE
FIGURA 3.8: FUENTE DE CORRIENTE CON TRANSISTOR BIPOLAR FIGURA 3.9: ESPEJO DE CORRIENTE
Una mejora para esta fuente de corriente consiste en reemplazar r2 por un diodo zener de
tensin adecuada para compensar las variaciones por temperatura.
Otra variante es utilizar dos transistores formando un espejo de corriente (fig. 3.9). Ambos
transistores son idnticos y funcionan con la misma tensin de base - emisor y, en consecuencia,
con las mismas corrientes de base y colector. Configuracin muy utilizada en circuitos
integrados..
I = I + 2I =
V v BE resultando: I 0 I R = V v BE
I 0 = IC 3 = IC 4 R C 4 B
R R
I0 es funcin de la tensin base-emisor, pero los cambios de esta tensin no afectan
prcticamente a la corriente pues son atenuados por la resistencia R. Para un mejor
funcionamiento se requieren transistores de hFE elevado.
3.5 Desbalance.
Si los elementos del AD se hallan perfectamente apareados, al aplicar igual tensin a las bases
de los transistores de entrada la diferencia de potencial entre sus colectores resulta nula. En la
prctica se presenta una tensin de desajuste, que se debe a diferencias en las caractersticas de
los transistores (desapareamiento). En este circuito las tensiones a modo comn, y en particular
la polarizacin, fuerza a los transistores a funcionar con tensiones de base-emisor idnticas, en
consecuencia pueden aparecer diferencias en las corrientes de base que se traducen en
diferencias en las corrientes de colector. An cuando las caractersticas de entrada fuesen
iguales, las posibles diferencias en los se traducen en diferencias en las corrientes de colector.
Las cadas de tensin en las resistencias de colector resultan diferentes y se produce el
desbalance de la tensin entre colectores.
Rc Rc
B1 B2
Q1 Q2
+ +
v i E1 iE2 v2
_1 _
RE1 RE2
I0
VEE
FIGURA 3.10: CIRCUITO DE AD MEJORADO.
El agregado de las resistencias Re1 y Re2 como se muestra en la figura 3.10, mejora el
funcionamiento del diferencial en cuanto a los efectos de los desbalances de corriente, pues
permite compensar las posibles diferencias en las caractersticas de entrada de los transistores.
En la prctica, se compensan ambos efectos (diferencias de caracterstica de entrada y de )
siempre que el desapareamiento no sea muy pronunciado.
Rd Rd
IC1 IC2
G1 + + G2
Q1 vO1 vO2 Q2
+ _ _ +
+
viD viD
ID1 ID2 +
v1 VS v2
+ +
viC viC
_ _
Io
-V
Se acoplan dos transistores de efecto de campo en configuracin fuente comn por el terminal
comn, de forma tal que el circuito resulte simtrico, tal como puede verse en la figura 4.1 para
JFET canan N.
En condiciones normales de funcionamiento, las tensiones de puerta-fuente habilitan la
conduccin y los transistores (Q1 y Q2) que se suponen idnticos, funcionan en zona lineal o de
corriente constante siempre que el valor absoluto de su tensin de drenaje-fuente se mantenga
por encima de la diferencia entre la tensin de puerta-fuente y la tensin umbral.
Las condiciones para funcionamiento en zona activa si los dispositivos son JFET estn dadas
por:
2
vGS 1,2
si vGS 1,2 < VP y v DS 1 ,2 > vGS 1 ,2 VP i D1,2 = I DSS 1
VP
mientras que para MOSFET:
La suma de las dos corrientes de drenaje est fijada por la fuente de corriente:
iD1 + iD2 = I0
En la figura 4.2 se muestra un amplificador diferencial con MOSFET canal N en la entrada (Q1
y Q2) en el cual se reemplazaron las resistencias de carga (RD) por dos transistores MOSFET
canal P idnticos (Q3Q4).
Q3 y Q4 actan como carga dinmica o activa del par diferencial y funcionan con la puerta al
mismo potencial que el drenaje, o sea que su punto de funcionamiento est siempre en zona de
corriente constante, ofreciendo una resistencia dinmica de valor 1/gmc (figura 4.3).
V
Q3 Q4
G1 + + G2
Q1 vO1 vO2 Q2
+ _ _
+
ID1 ID2
v1 VS v2
_ _
Io
-V
2 2
I v I v iD I DSS
iD 2 = 0 1 iD 2 DSS
2 VP I0 VP I 0
I0
viD VP
I DSS
Si la tensin diferencial de entrada est fuera de este rango la corriente para ambos FETS es
nula o igual I0 respectivamente, segn corresponde al signo de viD. Para asegurar
comportamiento lineal de los dispositivos se debe adoptar un rango an ms reducido, en general
,relacionado con VP y el punto de trabajo fijado (I0/2).
La tensin diferencial a la salida (voD) est dada por:
voD = (i D1 i D 2 )R D
reemplazando las corrientes:
2 2
I R I v iD I DSS
vOD = 0 D viD 2 DSS
VP I0 VP I 0
El anlisis anterior puede aplicarse en forma similar para el caso de MOSFET resultando:
I0 K I0 2 I0 K I0 2
i D1 = 1 + vi D 2 ( v iD ) iD 2 = 1 - vi D 2 ( v iD )
2 I O K 2 I O K
I0 I0
( viD )
2
viD vOD = I0 K viD RD 2
K K
Para ambos dispositivos el rango admisible para la tensin de entrada diferencial es funcin de
la corriente de polarizacin (I0/2) y de las caractersticas del dispositivo, en contraste con el
amplificador diferencial basado en transistores bipolares donde el rango de tensin diferencial es
de alrededor de 60mV, sin depender del dispositivo en particular ni de la corriente de
polarizacin.
_
S
S
FIGURA 4.3: MODELO DE UN TRANSISTOR MOS CON DRENAJE Y PUERTA CORTOCIRCUITADOS.
Nuevamente, dadas dos seales v1 y v2 aplicadas respectivamente a cada una de las bases,
se define la componente a modo comn (vIC) y la componente a modo diferencial (viD), a fin de
aplicar superposicin, suponiendo funcionamiento lineal del circuito, y realizar el anlisis de cada
tipo de seal en forma independiente.
viD = v1 v2 v1 + v2
viC =
2
1 1
v1 = viC + viD v 2 = viC viD
2 2
4.2.1 Seales a modo diferencial.
El circuito es excitado por seales antisimtricas puras, o sea no existen componentes a modo
comn o simtricas.
1 1
si viD = v1 v 2 v1iD = viD y v 2iD = viD
2 2
o sea que:
v1iD = v 2iD
+ +
gmvgs ro
vi S RD vo
_ _
FIGURA 4.4: MODELO DE UNA ETAPA FUENTE COMN CON RESISTENCIA DE FUENTE NULA.
vo1D = Av
viD g R
m D viD v g R
vo 2 D = Av iD m D viD
2 2 2 2
Las salidas se hallan desfasadas 180o entre s, y la salida vo1D est en contrafase respecto a la
seal diferencial de entrada (viD), mientras que por el contrario, vo2D est en fase con esa entrada,
siendo viD = v1 -v2.
Calculando la salida compuesta:
gm RD
v0 D = v01 D - v02 D = 2 viD = gm RD v iD
2
La relacin entre la salida diferencial y la entrada diferencial es la ganancia de una etapa
simple en fuente comn y se define como ganancia a modo diferencial compuesto.
v
AvD = v0 D = gm RD
iD
La ganancia a modo diferencial simple, relacin entre la tensin diferencial de una salida a
masa (v0DS ) y la entrada diferencial (ViD) es la mitad de la ganancia a modo diferencial compuesto
v A g R
AvDS = v0 DS = vD = m D
iD 2 2
i D1 = i D 2 = i D v DS1 = v DS 2
La relacin entre cada salida (vOC) y la entrada a modo comn (viC) puede determinarse a
travs de la ganancia del circuito de un amplificador fuente comn con una realimentacin de
fuente de valor 2rF.
+ +
gm vgs rds RD
v ic v oc
2r F
_ _
FIGURA 4.5: MODELO DE UNA ETAPA FUENTE COMN CON RESISTENCIA DE FUENTE.
Si se desprecia rds, la ganancia a modo comn del amplificador diferencial, que es la ganancia
de esta etapa, resulta:
voc gm RD R
AvC = D
vic ( 1 + gm 2rF ) 2rF
Las tensiones a modo comn de ambas salidas estn en fase entre s y desfasadas 180o
respecto a la entrada a modo comn.
4.2.3 Tensiones de salida.
Superponiendo los efectos de ambas seales se puede determinar la tensin total en ambas
salidas.
RD
vo1 = AvC viC + AvDS viD = AvC viC AvDS viD viC gm RD viD
2rF
RD
vo2 = AvC viC + AvDS ( -viD ) = AvC viC + AvDS viD viC + gm RD viD
2rF
Donde resulta evidente que en ambas salidas hay una componente debida a la tensin de
entrada a modo comn que est desfasada 180o con respecto a esta tensin y una componente
debida a la tensin de entrada a modo diferencial (viD= v1 -v2) que en la salida vo1 est desfasada
180o con respecto a la tensin de entrada diferencial y en la salida vO2 est en fase con esa
tensin. O sea que, siempre que se haya definido la tensin diferencial como la diferencia entre
la tensin de la base uno (v1) menos la tensin en la base 2 (v2), en la salida 1 ambas
componentes, a modo comn y a modo diferencial, estn en fase, mientras que en la salida 2
estn en contrafase.
4.2.4 Impedancias de entrada.
Tanto la impedancia de entrada a modo diferencial como la correspondiente a modo comn
son muy altas, pues estn determinadas por las impedancias de los FETs. En caso de alimentar
el circuito con fuente partida con una fuente contra masa hay que utilizar una red de polarizacin
para las puertas de los transistores de entrada, y, en general, ser esta red quien determine la
impedancia de entrada.
4.3 Factor de rechazo.
El factor de rechazo con salida simple (Frs) es la relacin entre la ganancia diferencial con
salida simple y la ganancia a modo comn:
- m D
voDS g R
2
AvDS viD
FRs = = gm rF
AvC voC RD
viC
2rF
Tambin se puede definir un factor de rechazo compuesto determinado por la relacin entre la
ganancia a modo diferencial compuesto y la ganancia a modo comn, el que resulta:
Q Q VG
(a) (b)
V V
VGS = 0 => I0 = IDSS VG - V > V T
FIGURA 4.6: FUENTE DE CORRIENTE BASADA EN FETS (a) JFET, (b) MOSFET
4.5 AD CMOS.
En este caso los transistores de entrada (Q1 y Q2) son NMOS mientras que los transistores de
carga (Q3 y Q4) son PMOS, ambos pares deben estar apareados entre s. (figura 4.7). Los
transistores PMOS funcionan en zona de corriente constante, pues Q3 tiene el drenaje conectado
a la puerta y Q4, por ser igual y tener idntica tensin de puerta - fuente debe seguirlo. Este
circuito no es esencialmente simtrico, y si bien slo tiene disponible una salida (v02), su
funcionamiento es el de un amplificador diferencial. El anlisis de gran seal resulta anlogo al
realizado en la seccin 4.1.
V
Q3 Q4
G1 + G2
Q1 vO2 Q2
+ _
+
ID1 ID2
v1 VS v2
_ _
Io
-V
+ g mi (v2 - vs ) +
rdsi
rdsi g mi (v 1 - vs )
rdsc
vgs4 v 02
1/ gmc + gmc vgs4
vs
rF
_ _ _
g
gmi gmc 2 ( gdi + gmi )( v1 v2 ) + g0 v1 di + 1 v 2
gmc
vo 2 =
( gdi + gmi ) gdc gdi + 2 gmc ( gdi + gdc ) + g0 ( gdi + gmc )( gdi + gdc )
reacomodando para expresar en funcin de entrada diferencial y entrada a modo comn:
g g v + v
gmi gmc 2 ( gdi + gmi ) + g0 di + 1 ( v1 v 2 ) g0 di 1 2
2 gmc gmc 2
vo 2 =
( gdi + gmi ) gdc gdi + 2 gmc ( gdi + gdc ) + g0 ( gdi + gmc )( gdi + gdc )
En la tensin en la salida se diferencia una componente que depende de la tensin diferencial
de entrada (v1 - v2) que est en fase con esa entrada y una componente que depende de la
tensin a modo comn[(v1 + v2)/2] en contrafase con sta. La componente a modo comn de la
salida es prcticamente despreciable frente a la componente diferencial para niveles comparables
de las entradas.
La ganancia diferencial simple resulta:
g
g mi g mc 2( g di + g mi ) + g 0 di + 1
2 g mc
AvDs =
(g di + g mi )[g dc g di + 2 g mc ( g di + g dc )] + g 0 ( g di + g mc )(g di + g dc )
g mi g di g 0
AvC =
(g di + g mi )[g dc g di + 2 g mc ( g di + g dc )] + g 0 ( g di + g mc )(g di + g dc )
El factor de rechazo resulta:
La impedancia de salida de pequea seal, que se calcula como la relacin entre la tensin y
la corriente de salida cuando las entradas son nulas, est dada por:
( gdi + gml ) 2 g + g + g
( )
( gdi + gmi ) di mi 0
v2 =0
vo 2
ro = =
io v1 = 0
( g + gdc )
gdc gdi + 2 gmc ( gdi + gdc ) + g0 ( gdi + gmc ) di
(g + g ) di mi
5 Bibliografa.
Anlisis y diseo de circuitos Integrados Analgicos, 3/De.. Paul R. Gray, Robert G. Meyer. Prentice Hall.
1995
Microelectronics Devices, E.S. Yang, McGraw-Hill International, 1988.
Analog Mos IC for Signal Processing, Gregorian & Temes, John Wiley & Sons, 1986.
Microelectronics, Millman y Grabel, McGraw Hill, 1987.
Circuitos Integrados y Sistemas, F.C. Fitchen, Revert, 1975.
Circuitos Integrados Lineales RCA, Arb, 1971.