Laboratorio de Circuitos Digitales I UNMSM

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, DECANA DE AMRICA)
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

Laboratorio de Circuitos Digitales I UNMSM

 Laboratorio de Circuitos Digitales I UNMSM

LAB 6. CIRCUITOS MULTIPLEXORES Y

DEMULTIPLEXORES
Cuestionario previo.

1. Qu es un circuito multiplexor? Y un demultiplexor? Explique.

Un multiplexor (MUX) es un dispositivo que permite dirigir la informacin digital procedente de

diversas fuentes a una nica lnea para ser transmitida a travs de dicha lnea a un destino comn.
El multiplexor bsico posee varias lneas de entrada de datos y una nica lnea de salida. Tambin
posee entradas de seleccin de datos, que permiten conmutar los datos digitales provenientes de
cualquier entrada hacia la lnea de salida. A los multiplexores tambin se les conoce como
selectores de datos.

Observamos un multiplexor de 4 entradas en el que se dispone de dos lneas de seleccin de

datos, dado que con dos bits se puede seleccionar cualquiera de las cuatro lneas de entrada de
datos.

Un cdigo binario de dos bits en las entradas de seleccin de datos (S) va a permitir que los datos
de la entrada seleccionada pasen a la salida de datos. Si aplicamos un 0 binario (S1 = 0 y S0 = 0) a
las lneas de seleccin de datos, los datos de la entrada D0 aparecern en la lnea de datos de
salida. Si aplicamos un 1 binario (S1 = 0 y S0 = 1), los datos de la entrada D1 aparecern en la salida
de datos. Si se aplica un 2 binario (S1 = 1 y S0 = 0), obtendremos en la salida los datos de D2. Si
aplicamos un 3 binario (S1 = 1 y S0 = 1), los datos de D3 sern conmutados a la lnea de salida.

Laboratorio de Circuitos Digitales I UNMSM

 Laboratorio de Circuitos Digitales I UNMSM

Un demultiplexor (DEMUX) bsicamente realiza la funcin contraria a la del multiplexor. Toma

datos de una lnea y los distribuye a un determinado nmero de lneas de salida. Por este motivo,
el demultiplexor se conoce tambin como distribuidor de datos. Los decodificadores pueden
utilizarse tambin como demultiplexores.

La figura nos muestra un circuito demultiplexor (DEMUX) de 1-lnea a 4- lneas. La lnea de entrada
de datos est conectada a todas las puertas AND. Las dos lneas de seleccin de datos activan
nicamente una puerta cada vez y los datos que aparecen en la lnea de entrada de datos pasarn
a travs de la puerta seleccionada hasta la lnea de salida de datos asociada.

2. En el siguiente circuito multiplexor. Conectar el circuito para obtener la funcin

Y(A, B, C, D) = A B C + A /B C D + /A B /C D

Hallar la tabla de verdad, donde A= MSB (bit ms significativo) D= LSB (bit menos
significativo) Que MUX comercial utilizara?

Utilizamos la tabla de verdad de la funcin dada.

Laboratorio de Circuitos Digitales I UNMSM

 Laboratorio de Circuitos Digitales I UNMSM

= + +
D C B A S
0 0 0 0 0 0
0 0 0 1 0 1
0 0 1 0 0 2
0 0 1 1 0 3
0 1 0 0 0 4
0 1 0 1 0 5
0 1 1 0 0 6
0 1 1 1 1 7
1 0 0 0 0 8
1 0 0 1 0 9
1 0 1 0 1 10
1 0 1 1 0 11
1 1 0 0 0 12
1 1 0 1 1 13
1 1 1 0 0 14
1 1 1 1 1 15

Las entradas Xi las conectamos a Vcc si es 1 lgico y a ground si es 0 lgico. Enable en 0 activa el Ci
y en 1 desactiva el CI.

Laboratorio de Circuitos Digitales I UNMSM

 Laboratorio de Circuitos Digitales I UNMSM

3. Explique claramente cul es la funcin de cada circuito integrado de los circuitos

del procedimiento experimental.

74LS139:

Es un demultiplexor 1:4. Las lneas de seleccin son las entradas A y B, las salidas Y0, Y1, Y2, Y3
son las lneas de salida de datos.

El funcionamiento lo resumiremos en la siguiente tabla de verdad.

Laboratorio de Circuitos Digitales I UNMSM

 Laboratorio de Circuitos Digitales I UNMSM

74LS151:

El 74LS151 tiene ocho entradas de datos (D0 D7) y, por tanto, tres lneas de entrada de direccin
o de seleccin de datos (S0-S2). Se necesitan tres bits para seleccionar cualquiera de las ocho
entradas de datos (23 = 8). Un nivel BAJO en la entrada de habilitacin permite que los
datos de entrada seleccionados pasen a la salida. Observe que se encuentran disponibles tanto la
salida de datos como su complemento.

74LS153:

Circuito integrado TTL 74LS153 monoltico de 4 lneas a 1 lnea de datos selector / multiplexor
contiene inversores y controladores para suministrar totalmente complementarios, en el chip y la
decodificacin de datos binarios de seleccin a las puertas AND-OR. Se proporcionan entradas
estroboscpicas de separacin para cada una de las dos secciones de 4 tiempos.

Permite multiplexar de N lneas a 1 lnea

Realiza la conversin de paralelo a serie
Lnea de estrobos (habilitacin) para cascada (N lneas a n lneas)
Salidas de ttem de alta impedancia y baja impedancia
Totalmente compatible con la mayora de los circuitos TTL

Laboratorio de Circuitos Digitales I UNMSM

 Laboratorio de Circuitos Digitales I UNMSM

74LS155:

Circuito Integrado TTL 74LS155. Demultiplexor y decodificador de 2 a 4 lneas con salidas polo. El
SN74LS155AN es un circuito transistor-transistor-Logic monoltica (TTL) que cuenta con doble
demultiplexor 1-lnea a lnea 4 con luces estroboscpicas individuales y entradas binarias-
direcciones comunes. Cuando las dos secciones estn habilitadas por las luces estroboscpicas, las
entradas binarias-direcciones comunes seleccionar secuencialmente y la va de entrada de datos
asociados a la salida correspondiente para cada seccin. Los flashes individuales dan permiso de
activacin o inhibicin de cada una de las secciones de 4 bits si lo deseas. Los datos aplicada a la
entrada 1C se invierte en sus salidas y los datos aplicados a 2C \ no se invierte a travs de sus
salidas. El inversor despus de la entrada de datos 1C permite su uso como un decodificador de 3
a 8 lneas o demultiplexor 1-a-8 lnea sin compuerta externa.

74LS157:

El 74LS157 est formado por cuatro multiplexores de dos entradas. Cada uno de los cuatro
multiplexores, comparten una misma lnea de seleccin de datos y una de habilitacin (enable). Ya
que slo existen dos entradas de datos que puedan ser seleccionadas en cada multiplexor, es
suficiente con tener una nica entrada de seleccin. Un nivel BAJO en la entrada de habilitacin
() permite al dato de entrada seleccionado pasar a la salida. Un nivel ALTO en la entrada
evita que los datos pasen a la salida, es decir, inhabilita los multiplexores.

Laboratorio de Circuitos Digitales I UNMSM

 Laboratorio de Circuitos Digitales I UNMSM

4. Presente las simulaciones y comentarios de los circuitos del procedimiento

experimental.

Ver archivos de simulacin.

Bibliografa.
Fundamentos de sistemas digitales. Floyd.

http://streaming.i2basque.es:8080/varios/fundamentos-de-sistemas-digitales-floyd-9ed.pdf

https://www.carrod.mx/products/ci-ttl-demultiplexor-y-decodificador-de-2-a-4-lineas-con-
salidaspolo-74

https://www.carrod.mx/products/ci-ttl-selector-y-multiplexor-de-datos-dual-de-cuatro-a-1-linea-
74ls153

http://electronica-teoriaypractica.com/circuito-74139-ttl/

Laboratorio de Circuitos Digitales I UNMSM