Professional Documents
Culture Documents
Objetivos
1. Medir Parmetros AC y DC, para amplificadores de Drain Comn, Source Comn y Gate
Comn
2. Realizar pruebas con un amplificador de Drain Comn con corriente de Source.
Equipos
Osciloscopio
Fuente de Poder variable
Multmetro Digital
Bread-Board Protoboard
Dispositivos
Resistencias: 1K (2), 10K (2), 3.3K (1), 100K (1), 620K (1), 1M (1).
Transistor: MPF102 (1).
Capacitores : 0.1F(1), 1F(1), 10F(1).
Fundamento Terico
Los transistores de efecto de campo estn disponibles como JFET y MOSFET. Al igual que los transistores bipolares
BJT, los transistores de efecto de campo FET se dividen en tres tipos de configuraciones:
Drain Comn
Source Comn
GateComn
Una de las ventajas que tiene el transistor de efecto de campo FET sobre el transistor bipolar BJT
es su alta impedancia de entrada. En este experimento se realizarn pruebas de configuracin CA
de los amplificadores FET, empezando con el amplificador Source Comn, luego Drain Comn y
por ultimo Gate Comn .
Vo
Av g m RD
Vi
1
Rs
Vo rm Rs
AV
Vi 1 rm Rs
1 1 Rs
rm
Ri RG
en tanto que la resistencia de salida es el resistor de polarizacin de Source, RS, en paralelo con
la resistencia AC del dispositivo, rm:
R0 Rs || rm
La configuracin de este circuito se puede observar en la figura 8-3a con una entrada AC a la
Source, y salida AC en la terminal de Drain. Este amplificador tiene una baja resistencia de entrada,
ganancia de voltaje no invertida (similar en magnitud al de Drain Comn), y resistencia de salida
igual que la de Drain Comn.
Vo R
Av g m RD D
Vi rm
Ri Rs
Ro RD
Pre Laboratorio
Procedimiento
1. Construya el circuito de la figura 8-4. Coloque el generador a 500mVpp 1 KHz. Verifique la amplitud y la
frecuencia con su osciloscopio.
Figura 8-4 Circuito Amplificador Source Comn
2. Mida el voltaje DC en Drain, Source y Compuerta. Con los datos tomados del voltaje de Source y su
resistencia calcule ID y escriba los resultados en la tabla 8-1de su hoja de respuestas. Compare el voltaje de
entrada y salida observando las seales en el osciloscopio. Mida la ganancia de voltaje y note su desfase (0
180) entre la entrada y la salida de la seal.
3. Cambie la resistencia de la Source de 1k por una resistencia de 620. Note que hay un leve incremento en
la ganancia con una resistencia ms pequea. Explique Por qu incrementa la ganancia? (Considerando gm)
5. Construya el circuito de la figura 8-5. El Drain es conectado directamente a 15V. Mida el voltaje DC en el
Drain, Source y Gate, calcule ID y observe el voltaje de entrada y salida con el osciloscopio. Mida la ganancia
de voltaje y note el desfase y escriba los datos obtenidos en la tabla 8-2 de su hoja de respuestas.
Note que en el paso 6, la ganancia es menor a 1, debido a la transconductancia g m. El reciproco gm (1/gm) es anlogo
a r'e de un transistor bipolar, pero con una alta impedancia de entrada. Para mejorar la ganancia el divisor debe tener
una resistencia bastante alta de tal manera que el voltaje en la salida sea aproximadamente 1.
6. Simular el circuito de la figura 9-6, calcular rm y Av, teniendo en cuenta que gm= 2.25mS y escrbalos en la
tabla 8-3 de su hoja de respuestas.
Referencias
Hoja de Respuestas
Tabla 8-1
Tabla 8-2
Cuestionario
Una segunda configuracin del FET es el circuito de Drenaje comn llamado tambin Fuente
seguidor este circuito proporciona una ganancia de voltaje menor que 1 sin inversin de polaridad.
Adems, el circuito proporciona una impedancia muy alta y una baja impedancia de salida.
2. Al comparar los circuitos Source Comn y Drain Comn, escriba las diferencias que
existen entre ellos y cules son las caractersticas que tienen en comn.
A mayor voltaje -Vgg, ms angosto es el canal y ms difcil para la corriente pasar del terminal drenador (drain)
al terminal fuente o source.
El terminal de drenaje se polariza positivamente con respecto al terminal de fuente (Vdd) y la compuerta o gate
se polariza negativamente con respecto a la fuente (-Vgg).
Se debe tomar en cuenta la posicin del JFET al momento de empezar a hacer las respectivas medidas, ya que se
puede quemar el JFET por ser muy sensible a la temperatura. Los datos en el voltaje de polarizacin con y
sin condensador no son muy notorios. Antes de alimentar el circuito revisar las caractersticas del JFET.
En Fuente Comn con carga activa se puede conseguir alta ganancia con baja tensin de alimentacin
Imgenes de practica en laboratorio
Conclusiones
El FET es un dispositivo activo que funciona como una fuente de corriente controlada por voltaje.
Bsicamente el voltaje en la compuerta VGS, controla la corriente ID entre el drenador y la fuente. Para el
JFET, la ecuacin que da cuenta del comportamiento es la ley de Schockley, en la cual al corriente I DSS,
llamada corriente de saturacin ser la mxima permitida (para el JFET canal n), el voltaje Vp (tambin
llamado VGSOFF) permite establecer el rango del voltaje VGS y delimita el corte del transistor. Para el
MOSFET de enriquecimiento se utiliza la relacin en la regin de saturacin como ecuacin para la zona
activa, donde el voltaje umbral VT, establece el valor mnimo del voltaje en la compuerta, la constante K de
fabricacin ser considerada como dato del fabricante.
Los valores medidos se asemejan a los clculos y simulados, solo con un pequeo margen de error debido a
las resistencias o a las caractersticas del FET.
Los valores de los JFET pueden ser diferentes, aunque sean del mismo tipo por lo que primero tuvimos que
obtener los valores reales de Vp y de IDSS.
Al aumentar la frecuencia de la seal de entrada, la seal de salida no se modifica, es decir, no se va a corte
ni a saturacin, debido a dichos acoplamientos con capacitor.
La resistencia de entrada del monoetapa con FET necesita ser grande con el fin de obtener mayor ganancia a
la salida de la multietapa.
Se debe tomar en cuenta la posicin del JFET al momento de empezar a hacer las respectivas medidas, ya
que se puede quemar el JFET por ser muy sensible a la temperatura. Los datos en el voltaje de polarizacin
con y sin condensador no son muy notorios. Antes de alimentar el circuito revisar las caractersticas del
JFET.