Diseo Jerrquico en

VHDL
 la programacin de extensos diseos mediante la unin de
pequeos bloques; es decir, un diseo jerrquico agrupa varias
entidades electrnicas, las cuales se pueden analizar y simular
de manera individual con facilidad, para luego relacionarlas a
travs de un algoritmo de integracin llamado
Top Level
 Una ventaja importante del diseo jerrquico en la programacin
de grandes diseos es la facilidad para trabajar al mismo tiempo
con otros diseadores (paralelismo)
Metodologa de diseo
1) Analizar con detalle el problema y descomponer en bloques
individuales la estructura global.
2) Disear y programar mdulos individuales (componentes).
3) Crear un paquete de componentes.
4) Disear el programa de alto nivel (Top Level).
Ejemplo Secuenciador
El circuito AMD2909. Este dispositivo es un secuenciador de 4
bits desarrollado por la compaa Advanced Micro Devices,
cuya funcin es transferir a su bus de salida (Y) una de entre
cuatro fuentes internas y externas de datos. En la figura se
muestra la estructura externa del circuito y en la tabla se
indica la funcin de cada terminal.
 Diseo y programacin de
componentes
Diseo del registro (R)
 Diseo del multiplexor
 Contador de microprograma (PC)
 Apuntador de pila (Stack Pointer)
 Creacin de un paquete de
componentes
Una vez que se ha diseado cada mdulo que forma la
arquitectura general, se crea un programa que contenga los
componentes de cada una de las entidades de diseo descritas con
anterioridad.
Diseo del programa de alto nivel
(Top Level)