INFORME PREVIO:

BIESTABLE ASNCRONO
Y SNCRONO
Laboratorio de Circuitos Digitales II
Profesor: Daro Utrilla Salazar

Alumno:

Cdigo:

2017
[Ttulo del documento] Circuitos Digitales II

TEMA: BIESTABLE ASNCRONO Y SNCRONO

1. Describir el concepto de biestable asncrono, analice su funcionamiento y
mencione los tipos de latches.

1.1 Biestable asncrono

Biestable asncrono o latch es un multivibrador capaz de permanecer en uno o dos

estados posibles durante un tiempo indefinido en ausencia de perturbaciones o de reloj
(clock). este dispositivo es muy utilizado en la electrnica digital como memoria de
informacin. Y solo vara su estado variando sus entradas de control.

Bsicamente, los latches son similares a los flip-flops, ya que ambos son tambin
dispositivos que permanecen en su estado gracias a su capacidad de realimentacin.
Entre los tipos de latches que existen tenemos el R-S y el D.

Biestable S-R

Es el tipo de biestable ms usado en la electrnica digital se pueden activar con entrada

en alto o en bajo, si se activan con entrada en alto estn compuestas por compuertas
NOR y si se activan con entrada en bajo estn compuestas con compuertas NAND.

1.2 Los tipos de latches:

Latch NAND Latch NOR

pg. 2
[Ttulo del documento] Circuitos Digitales II

Funcionamiento

Tabla de verdad biestable RS

R S Q (NOR) Q' (NAND)
0 0 q N. D.
0 1 1 0
1 0 0 1
1 1 N. D. q
N. D.= Estado no deseado q= Estado de memoria

2. Describir el concepto de biestable sncrono, analice su funcionamiento y describa

los tipos de flip flops convencionales.

2.1 Biestable RS (Set Reset) sncrono

Circuito Biestable RS sncrono a) y esquema normalizado b).

En los Biestables Sncronos las salidas (Output) logran ser cambiadas respecto a las
acciones del exterior (Input) dependiendo de una seal enviada por el reloj (Clock), lo
cual hace que estas salidas sean a un solo ritmo, por lo que se le llama Sncrono.
Biestables Sncronos o tambin llamados Flip Flop, son circuitos compuestos por dos
estados estables y pueden ser utilizados para almacenar informacin.

2.2 Tipos de Flip Flop:

2.2.1 Flip Flop Tipo J-K:
Uno de los ms importantes en el uso de circuitos digitales avanzados, tales como
contadores y registros.

pg. 3
[Ttulo del documento] Circuitos Digitales II

2.2.2 Flip Flop Tipo D:

Este Flip Flop tipo D (Datos, Data) cuenta con una nica entrada, la cual ser la
que genere la salida. A cada pulso del reloj el estado presente en la entrada
"D" ser transferido a la salida Q y Q.

3. Diferencias entre latches y flip-flops

Los latchs a diferencia de los Flip-Flops no necesitan una seal de reloj para su
funcionamiento.
Los flip-flops se implementan con puertas lgicas y son los bloques bsicos de
construccin de contadores, registros y otros circuitos de control secuencial.
Los latches son similares a los flip-flops, ya que son tambin dispositivos de dos estados
que pueden permanecer en cualquiera de sus estados gracias a su capacidad de
realimentacin, lo que consiste en conectar cada una de las salidas a la entrada opuesta.

4. Flip-Flop maestro-esclavo

Un flip flop maestro-esclavo se construye con dos flip flop, uno sirve de maestro y el
otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se
deshabilita el esclavo. La informacin de entrada es transmitida hacia el flip flop
maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita
que lo afecten las entradas externas y se habilita el esclavo, entonces el esclavo pasa al
mismo estado del maestro. El comportamiento del flip flop maestro- esclavo que acaba
de describirse hace que los cambios de estado coincidan con la transicin del flanco
negativo del pulso.

El flip-flop tipo JK maestro-esclavo se compone de dos partes: el maestro y el esclavo. El

maestro depende de una entrada de habilitacin. El esclavo est sincronizado con el
impulso invertido del reloj y se controla mediante las salidas del maestro.

Simbolo

pg. 4
[Ttulo del documento] Circuitos Digitales II

La tabla de verdad es la misma que la de los flip-flops tipo JK disparados por flanco,
exepto en la manera en que se sincroniza con la seal de reloj.

Flip-flop R-S maestro/esclavo. Tabla de la vedad y smbolo lgico.

5. Describir las caractersticas de disparo de flip flop por nivel y por flanco.

5.1 Flip-Flop disparado por flanco

Otro tipo de flip flop que sincroniza el cambio de estado durante la transicin del pulso
de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel
de umbral especifico ( threshold level), las entradas son aseguradas y el flip flop no se
ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no
llegue a cero y se presente otro pulso.

pg. 5
[Ttulo del documento] Circuitos Digitales II

FLIP-FLOP D DISPARADO POR FLANCO POSITIVO

Algunos flip flops cambian de estado en la subida del pulso de reloj, y otros en el flanco
de bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los
segundos Flip flops disparados por flanco negativo. La distincin entre unos y otros se
indicar con la presencia o ausencia de una negacin en la entrada de reloj como se
muestra en la figura.

Diferencia entre el flip flop por nivel y por flanco

Para el caso de los FF disparados por flanco positivo la diferencia es que el cambio de
estado ocurre en la subida del pulso de reloj.
La diferencia bsica entre flip flops disparados por flanco y los disparados por nivel, es
que en los disparados por flanco los cambios se efectan en el frente de bajada o en el
de subida del pulso de reloj, y aunque las entradas cambien de valor durante la duracin
del pulso, no se efectan cambios hasta el siguiente pulso de reloj. En los flip flops
disparados por nivel en cambio el flip flop responde a los cambios de las entradas
mientras el pulso de reloj est en 1.

pg. 6
[Ttulo del documento] Circuitos Digitales II

En cuanto a la representacin los FF disparados por nivel no poseen el smbolo > en la

entrada de reloj.

DISPARADO POR FLANCO DISPARADO POR FLANCO

DISPARADO POR NIVEL
POSITIVO NEGATIVO

6. Usando flip flop JK desarrollar los circuitos para convertir a:

a) Flip flop SR
b) Flip flop D
c) Flip flop T

JK Flip Flop to SR Flip Flop

Este ser el proceso inverso de la conversin se explica ms arriba. S y R sern las

entradas externas a J y K. Como se muestra en el diagrama lgico a continuacin, J y K
sern las salidas del circuito combinacional. Por lo tanto, los valores de J y K tienen que
ser obtenidos en trminos de S, R y Qp. El diagrama lgico se muestra a continuacin.

pg. 7
[Ttulo del documento] Circuitos Digitales II

Una tabla de conversin se va a escribir utilizando S, R, Qp, Qp + 1, J y K. Durante dos

entradas, S y R, se realizan ocho combinaciones. Para cada combinacin, las
correspondientes salidas Qp + 1 se encuentran ut. Las salidas para las combinaciones de
S = 1 y R = 1 no estn autorizados para un flip flop SR.

JK Flip Flop to D Flip Flop

D es la entrada externa y J y K son los insumos reales del flip flop. D y Qp hacen cuatro
combinaciones. J y K se expresan en trminos de D y Qp. La mesa de cuatro
combinaciones de conversin, los K-maps para J y K en trminos de D y Qp y el diagrama
lgico que muestra la conversin de JK a D se dan a continuacin:

pg. 8
[Ttulo del documento] Circuitos Digitales II

JK Flip Flop to T Flip Flop

J y K son las entradas reales del flip flop y T se toma como la entrada externa para la
conversin. Cuatro combinaciones se producen con T y Qp. J y K se expresan en trminos
de T y Qp. La tabla de conversin, K-mapas, y el diagrama lgico se dan a continuacin.

pg. 9
[Ttulo del documento] Circuitos Digitales II

Bibliografa

http://www.learnabout-electronics.org

www.hpca.ual.es

www.ladelec.com/teoria/electronica-digital

https://www.infor.uva.es

www.electronicasi.com/wp-content/uploads/2013/04/flip-taller-de-electronica.pdf

pg. 10