Professional Documents
Culture Documents
Circuito Realimentado:
Ii I I0 IL
Xf(s) Vf + (s)
(s) -
X 0 (s ) A(s) V (s )
=Af (s )= = 0
X S (s ) 1+ A(s )(s) V S (s )
Definiciones:
Diagrama general:
X 0 (s)=A(s )X (s) X f (s )=(s)X 0 (s )
Xs(s) X(s) X(s)
A(s) X (s)= X S (s) X f (s )= X S (s )(s)X 0 (s )
X 0 (s ) A(s )
Xf(s) =Af (s )=
(s) X S (s ) 1+ A(s)(s )
- A(s): Representa la ganancia del amplificador bsico con los efectos de carga de la red de
realimentacin, pero sin realimentacin.
- El tiempo de transmisin de la seal por el sistema debe ser despreciable en comparacin con
el tiempo de cambio de la seal. No es vlido a altas frecuencias.
A(s)
A f (s )=
1+ A(s )(s)
Si A(j) y (j) tienen el mismo signo, la realimentacin (para esa frecuencia) es negativa.
1
Si: A(s)(s)1 Af (s)
(s)
La respuesta del amplificador depende solo de la red de realimentacin y no de las
caractersticas del amplificador bsico dadas por A(s).
-Correccin de la distorsin V0
VS Vi V0
+ A2
Vf
Sea A 2 =
{
V 0= 1V i s i V 0 <V 1
V 0 = 2V i s i V 0 >V 1
-VA
VA Vi
Si el amplificador se realimenta:
1 Si
{
{
V S s i V 0 <V 1 9.901V i s i V 0 <V 1
1 = 1000, V 0=
V0 = 1+ 1 9.804V i s i V 0 >V 1
2 2 = 500, = 0.1
V s i V 0 >V 1
1+ 2 S
Vn Vn
VS A2
VS + + V0
A2
V0 V 0S = V
S VS
+ A2 1+ A 2 s =
Vf A2 N Vn
V 0 =V 0S +V 0n V 0n = V
1+ A 2 n
Vn
V0 A1A2 A2
VS
A1 A2 V 0= V s + V
1+ A1A2 1+ A 1A 2 n
Vf
S V S
N
= A1 S =A1
Vn N ( ) no Realim.
- Amplificador bsico: Amplificador lineal (de una o varias etapas) de ganancia A(s).
- Fuente de seal: Representacin Thvenin o Norton del elemento que suministra la
seal a procesar.
- Red de Realimentacin: Es un bloque (normalmente pasivo) con transmisin inversa (s).
A(s) V0 ZL A(s) ZL
I0
(s) (s)
+ + Ii I
Vi V A(s) A(s)
- -
If
Vf (s) (s)
+ + +
Gen. V Amplificador
V V0 ZL
Seal i Bsico
- - - Realimentacin de Tensin en Serie
- + Amplificador de Tensin
Vf
Sedra-Smith: series-shunt feedback
Red de
Realimentacin
Ii I IL
Gen. Amplificador
If IL IL ZL Realimentacin de Corriente en Paralelo
Seal Bsico
Amplificador de Corriente
Sedra-Smith: shunt-series feedback
Red de IL
Realimentacin
IL
+ +
Gen. V Amplificador
Seal i
V Bsico IL I L ZL
- - Realimentacin de Corriente en Serie
- + Amplificador de Transconductancia
Vf
Sedra-Smith: series-series feedback
Red de
Realimentacin
Ii I
Gen. Amplificador +
If V0 ZL Realimentacin de Tensin en Paralelo
Seal Bsico
- Amplificador de Transimpedancia
Sedra-Smith: shunt-shunt feedback
Red de
Realimentacin
RS RL
RS
RL VS ~
~ V
S
Rf
Red Rf
+ +
I'i
YS yi yiA y0A y0 YL
V'i yfAV'i V'0
IS yrAV'0
- -
-El circuito anterior muestra el amplificado bsico con los efectos de carga de la red de
realimentacin pero sin realimentacin.
Realimentacin - Electrnica Analgica - Juan E. Carceller 13
Departamento de Electrnica y Tecnologa de Computadores - Universidad de Granada
ANLISIS DE LOS CIRCUITOS CON REALIMENTACIN DE TENSIN EN PARALELO (III)
Amplificador Bsico
+ +
Ii
IS YS Vi yiA y0A V0 YL
yrAV0 yfAVi
- -
Yif Yif
Red
yi yrV0 y0
yfVi
Is
Y ' if =Y i(1+ A)
Vi
I s = ( Y S +y iA +y i )V i + ( y rA +y r )V 0
0= ( y fA + y f )V i + ( Y L + y 0 A + y 0 )V 0 [
IS= Y i
y fA + y f
Y0 ]
(y rA + y r ) V i
Y if =Y ' if Y s (Y ' if )Y S =0
Red
yi yrVt y0
yfVi2
It
Y ' 0f =Y 0(1+ A)
Vt
0=( Y S + y iA + y i )V i 2 + ( y rA + y r )V t
I t = ( y fA + y f )V i 2 + ( Y L + y 0 A +y 0 )V t [
I t = Y 0
y fA + y f
Yi ]
(y rA + y r ) V t
Y 0f =Y ' 0f Y L (Y ' 0f )Y =0
L
1 1 1
+ Rf
+ V' V' V
A= 0 = 0 b
IS V b IS
Y ' if =
( + + (1+ A)
R S Rf r )
RS Vb V0 1
IS RC Y if =Y ' if
- - Vb Rs
=RSR f r
1 1 1
Rf
V '0
IS
0(R cR f )
Y ' 0f =
(+ +
R c R f r ce
(1+ A)
)
= =g m(R cR f )
Vb r En este caso, Y0f = Y'0f
VCC Datos: +
IC = 1 mA +
Rf RC RC= 10 k IS RS Rf Vb Rf RC V0
Rf = 220 k - -
RS
+ RS= 1 k
+ C1 IC mA 0
~ RE C2 V0 g m= 40 0 =100 r = =2.5 K
- (k B T /q) V gm
-
V V
Ri R0 A=g m(R f R c )(RSR f r )=(382.6)(0.712) =272.4
mA mA
1 1 mA A mA A
= = A=1.24 (1) Af = =121.6 ; A V = f =121.6
Rf 220 V 1 + A V RS
1 1 1 1 1 1 1
Y ' if =
( + +
RS r R f )
(1+ A)= + +
1 2.5 220 ( )
(2.24)=3.146 k 1 Y if =Y ' if
RS
=2.146 k 1 R if =466
1 1 1
Y ' 0f Y 0f =
( + +
RC r 0 Rf )
(1+ A)= Como A1,elcircuitono
secomportarcomoun
1 1 1 1 buencircuitorealimentado
=( 10
+ +
220 ) 1
(2.24)=0.234 k R 0f =
Y 0f
=4.27 k (enelsentidodeA >> 1)
Amplificador Bsico
ZS ziA z0A
+
+ I1 I1 I2 IL
VS ~ Vi + + ZL Se muestrea Corriente y
zrAI2 - - zfAI1 I2 se compara tensin:
- I1 I1
-
Zif Z0f I2
zi Red z0 Af =
VS
I1 + + I2
zrI2 - - zfI1
Zi z fA +z f
V s = ( Z S +z iA +z i )I 1 + ( z rA + z r )I 2 I2 Z iZ 0 A
= =
0= ( z fA +z f )I 1 + ( Z L + z 0A + z 0 )I 2 Vs z fA +z f 1+ A
1 ( z rA +z r )
Z0 Z iZ 0
Siendo A y : z fA
z fA +z f A
A= z fA (s)z f (s) Z iZ 0
Para un circuito
Z iZ 0 V 1
= z rA + z r
bien realimentado z r (s)z rA (s) z r =
( ) I 2 I =0
1
Amplificador Bsico
ZS ziA z0A
+
+ I'1 I'2 I'L
+ +
~ V'i zrAI'2 ZL
VS I'1 - - zfAI'1 I'2
- - I'1
zi z0
A representa la ganancia del amplificador bsico con los efectos de carga de la red de
realimentacin pero sin realimentacin
Amplificador Bsico
ZS ziA z0A
+
+ I1 I1 I2 IL
Vi + +
~ zrAI2 ZL
VS I1
- - zfAI1 I2
- I1
-
Z'if Zif
zi Red z0
I1 + + I2
zrI2 - - zfI1
VS
Z ' if =Z i(1+ A)
V s = ( Z S +z iA +z i )I 1 + ( z rA +z r )I 2
[ z fA +z f
]
I1
V S= Z i ( z rA +z r ) I i
0= ( z fA +z f )I 1 + ( Z L +z 0A +z 0 )I 2 Z0
Z if =Z ' if Z S (Z ' if )Z S =0
Amplificador Bsico
ZS ziA z0A ZL
+ It
I''1 I''1 It
~ Vt
V''i + +
I''1 zrAIt - - zfAI''1 It
I''1 -
-
Z0f Z'0f
zi Red z0
I''1 + + It
zrIt - - zfI''1
Vt
Z ' 0f =Z 0(1+ A)
0= ( Z S +z iA +z i )I ' ' 1 + ( z rA +z r )I t
V = Z 0
V t = ( z fA +z f )I ' ' 1 + ( Z L +z 0A +z 0 )I t t [
z fA +z f
Zi
( z rA +z r ) I t
] It
Z 0f =Z ' 0f Z L (Z ' 0f )Z =0
L
Red
Circuito Equivalente (si |hf|<<|hfa|):
Amplificador Bsico
HS hiA
+ I1 + Normalmente:
+
~ V hrAV0 + h0A h0 V0 HL |hrA| <<|hr|
- hfAI1
VS - - hi - hrA despreciable
Red
V 1 =0
IS
G ' if =Gi(1+ A) G if =G ' if GS [G ' if ]G =0 Gif grande: Impedancia de entrada pequea.
V1 S
Red
Circuito Equivalente (si |gf| <<|gfA|):
Amplificador Bsico G0f G'0f
g0A
+ +
I1 I0 IL
IS V1 gi giA + g V VL GL
GS - fA 1
grAI0 I0
- g0 -
G'if Gif
Normalmente:
grI0 I0 |grA| <<|gr|
I0 grA despreciable
Red
xr = -xf xi x0 = A xi
Si xs = 0 y abrimos el circuito +
+ A
en cualquier punto y aplicamos -
una seal xi: xf = x0= A xi
x
A = r
xi
El circuito debe ser equivalente al anterior: en el punto en que abrimos el circuito debe verse una
impedancia igual a la que se ve en el ciruito antesde abrirlo, y las componentes dc no se han de
alterar.
X Vr
A =
Vt
+ + Zt
X
- ~ Vr
Vt -
Zt
a)
X Ir
A =
It
It Zt
X
Ir
b)
Usado si resulta dficil
obtener Zt:
V oc I
T oc = ; T sc = sc
Vt It
1
+ + It A =
1 1
- ~
Vt
Voc - Isc ( +
T oc T sc )
Realimentacin - Electrnica Analgica - Juan E. Carceller 27
Departamento de Electrnica y Tecnologa de Computadores - Universidad de Granada
Ejemplo de obtencin de la ganancia de bucle A
+
R + r0
- vi Avvi
RL R - Rid RL
R2
R1 R2
R1
r0 + + r0
Rid Avvi R Rid Vr Vt Rid
R RL Av Vr RL
- -
R2 R2
R1 R1 Vr
A =
Vt
f1 f1f 20 log f
s
b) Amplificador paso-alto con un slo polo: A(s)=A0 Disminuye la ganancia
s+0
A0 en el factor 1+A0
s s
Al realimentarlo: A f (s )= 0 =A 0f
1+ A 0 s + s +0f
(1+ A0 ) Disminuye la frecuencia de
corte en el factor 1+A0
s 1
c) Amplificador paso-banda con dos polos y un cero: A(s)=A0
s+0 s +1
A0 s 1 (1+ A)
A f (s ) 0 f0
1+ A 0 s + s+1 (1+ A) f 0f =
(1+ A0 ) 1+ A
dB f 1f =f 1 (1+ A)
Si 0 << 1 (1+A0)
A0
Disminuye la ganancia B
en el factor 1+A0
Aumenta el ancho de banda A0f
en el factor 1+A0 B(1+A0 )
(Si 0 << 1)
log
Ganancia normalizada (en dB)
Ms Polos: j
El amplificador puede volverse inestable:
Se puede utilizar la tcnica del lugar de
las raices de A
{
=60o |Af (1)|= |A(1 )| = 45 es el lmite
|A(1 )| |A(1 )| habitualmente
|Af (1 )|= = =45o |Af (1 )|=1,31|A(1 )| aceptable
|1+e j| 2(1cos )
=30o |Af (1 )|=1,93|A(1 )|
log f |A|dB
Margen |A1|dB
de Ganancia Af1/1
Fase
A
Margen |A0|dB
de fase |1/1|dB
-180
|1/0|dB
log f
Margen de ganancia: Es el valor de
|A(j)| a la frecuencia a la que la fase
vale 180
Q2 Inconvenientes:
Q2
Q1 Q1 Cc La presencia de Cc altera la
posicin de los otros polos.
Hace falta un proceso
iterativo para determinar Cc
1 1
f p1= f p=
2 Rx C x 2 R x (C x +C c )
Cf Sin Cf:
B C Dos polos a:
+ +
Cf 1
C f p1=
Ii V V0 2 C1R1
Q2 R1 C1 R2 C2
gmV
Q1 - - 1
B f p2 =
2 C2 R2
V0 (sCf g m )R 1 R 2
=
I i 1+s [ C 1 R 1 +C 2 R 2 +C f (g m R 1 R 2 +R 1 +R 2 ) ] +s 2 [ C 1 C 2 +C f (C 1 +C 2 ) ] R1 R 2
s s 1 1 s2 s s2
(
D (s )= 1+
' p1
1+
)(
' p2
=1+s
) +
( +
)
' p1 ' p2 ' p1 ' p2
1+ +
' p1 ' p1 ' p2
si p1 << p2
1 1 gm Cf
' p1= ~ ' p2 =
C 1 R 1 +C 2 R 2 +C f (g m R 1 R 2 +R 1 +R 2) (g m R 2 )C f R 1 C 1 C 2 +C f (C 1 +C 2 )