Professional Documents
Culture Documents
En lgica combinatoria los circuitos producen una respuesta instantnea, es decir, las salidas
se pueden calcular a partir de la combinacin de los valores de las entradas en el mismo
instante. La lgica combinatoria no sirve para construir circuitos con capacidad de memoria,
es decir, funciones lgicas cuya salida en el instante presente depende de entradas en el pasado.
Los circuitos combinatorios tienen muchas limitantes debido a que no son capaces de
reconocer el orden en que se van presentando las combinaciones de entradas con respecto al
tiempo, es decir, no pueden reconocer una secuencia de combinaciones, ya que no poseen una
manera de almacenar informacin pasada, es decir no poseen memoria. Un circuito cuya salida
depende no solo de la combinacin de entrada, sino tambin de la historia de las entradas
anteriores se denomina Circuito Secuencial. La historia de las entradas anteriores en un
momento dado se encuentra resumida en el estado del circuito, el cual se expresa en un conjunto
de variables de estado.
El circuito secuencial debe ser capaz de mantener su estado durante algn tiempo, para ello
se hace necesario el uso de dispositivos de memoria. Los dispositivos de memoria utilizados
en circuitos secuenciales pueden ser tan sencillos como un simple retardador o tan complejos
como un circuito completo de memoria denominado multivibrador biestable o Flip Flop
Circuito secuencial con dos estados estables, es decir tiene memoria y una con una salida
que puede permanecer indefinidamente en uno de los dos estados posibles. Al ser secuencial
las salidas dependen de las entradas y del estado anterior. Un biestable almacena la informacin
de 1 bit. Tambin son llamados bsculas.
Mediante biestables, que son la base de los circuitos secuenciales en combinacin con una
adecuada lgica combinacional, podremos construir: contadores, registros de desplazamiento,
temporizadores, memorias y en general cualquier autmata
Biestables Asncronos.
En un circuito secuencial asncrono, los cambios de estado ocurren al ritmo natural marcado
por los retardos asociados a las compuertas lgicas utilizadas en su implementacin, es decir,
estos circuitos no usan elementos especiales de memoria, pues se sirven de los retardos propios
(tiempos de propagacin) de las compuertas lgicas usados en ellos. Esta manera de operar
3
puede ocasionar algunos problemas de funcionamiento, ya que estos retardos naturales no estn
bajo el control del diseador y adems no son idnticos en cada compuerta lgica.
Biestables Sncronos
Los circuitos secuenciales sncronos, slo permiten un cambio de estado en los instantes
marcados por una seal de sincronismo de tipo oscilatorio denominada reloj. Con esto se
pueden evitar los problemas que tienen los circuitos asncronos originados por cambios de
estado no uniformes en todo el circuito. Los circuitos sncronos se dividen a su vez en:
Se aade una seal de reloj al Latch RS bsico (asncrono) quedando de la siguiente forma:
Tabla de verdad
4
Como el tiempo que atiende el biestable a las entradas es todo el semiciclo en alta, si
durante ese tiempo se produce un cambio inesperado en las entradas R y S nos puede
llevar a una situacin errnea. Por tanto, para utilizar este tipo de biestables por nivel
debo garantizar que las entradas sean estables durante el tiempo que el nivel est en
alta.
El disparo (activacin del FF) se puede dar tanto en el flanco de subida como el de
bajada, esta situacin viene reflejada en la en la tabla de verdad del FF, como en la
siguiente en las que las flechas hacia arriba indican que se utiliza el flanco de subida
de la seal de reloj.
Tabla de verdad
4. Biestable JK
Y su funcin lgica:
Su smbolo es:
5. Flip Flop T
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). Este biestable se
caracteriza porque tiene una nica entrada T. Si esta entrada est inactiva ("0"), el estado
no cambia. Si T est activa ("1"), el estado cambia.
Smbolo
7
Se puede hacer a partir de flip-flops J-K, llevando ambas entradas J y K a alta (high),
razn por la cual ste no existe comercialmente, slo existe a nivel terico.
Esquema
Tabla de verdad
Q T Q(t+1) Estado
0 0 0 memoriza
0 1 1 complementa
1 0 1 memoriza
1 1 0 complementa
Circuito integrado
8
Este biestable se caracteriza porque slo tiene una entrada D, y su funcionamiento es tal,
que el estado siguiente Q (t) es independiente del estado actual del biestable Q (t-1).
El biestable D sncrono es un elemento tpico de almacenamiento gobernado por la seal de
reloj. La seal lgica que haya en la entrada D, no modificar el estado Q hasta que se active
la seal de reloj. Esto constituye una memoria elemental de 1 bit, ya que el valor presente en
la entrada D, queda almacenado al llegar la seal de reloj. Para cambiar el contenido de esta
celdilla de memoria, no hay ms que colocar el nuevo valor en la entrada D y activar la seal
de reloj, momento en el cual el nuevo valor queda almacenado en el biestable.
Este Flip-Flop se denomina tambin copiador ya que la salida responde poniendo el
mismo valor que aparece en la entrada cuando es habilitado por la seal de reloj.
Smbolo
|
El biestable tipo D se puede obtener de un biestable J-K con la siguiente configuracin:
9
Tabla de verdad
Q(t+1) = D
Circuito Integrado 7474
10
Los primeros tipos de memorias estaban formadas por un conjunto de flip-flops. Partiendo
de una situacin en que la salida de todos los flip-flops queda en cero, podemos, a partir de la
entrada de datos, llevar los flip-flops a almacenar la informacin deseada. Un inconveniente
es la necesidad de tener una entrada para activar cada flip-flop, lo que significa muchas
conexiones si queremos constituir una memoria de gran capacidad. El agregado de un
decodificador permite no slo dirigir la informacin hacia los flip-flops deseados, sino tambin
hacer su lectura.