You are on page 1of 16

UNIVERSIDAD

NACIONAL MAYOR DE
SAN MARCOS
Facultad de Ing. Electrnica, Elctrica y Telecomunicaciones
Apellidos y Nombres: Matricula:
Changanaqui Torres Brandol Ghiosimar 15190141-19.1

Curso: Tema:
contadores
Circuitos Digitales 2
Informe: Fechas: Nota:
Previo Realizacin: Entrega:
Nmero:
18/ 10 / 2017 18/ 10 / 2017
05
Grupo: Profesor:
Individual ING. Casimiro Pariasca Oscar
Informe previo 5:
III. CUESTIONARIO PREVIO:

1. Describir el modo de operacin del CI 74LS90, CI 74LS93 , CI 74LS160, CI 74LS161 y del CI 74LS193.

Este circuito integrado consta de 2 contadores independientes


uno de 1 bit y otro de 3 bits, utilizando los dos contadores
internos podemos hacer que cuente de 0 a 9 aunque configurando
los pines 2,3,6 y 7 con las salidas podemos hacer que no solo
cuente en sistema decimal.

Unos ejemplos de utilizacin del 7490 74LS90 utilizado como


divisor de frecuencia por 5 se ve la conexin del circuito

Circuito TTL 7490

Este circuito integrado consta de 2 contadores independientes uno de 1 bit y otro de 3 bits, utilizando
los dos contadores internos podemos hacer que cuente de 0 a 9 aunque configurando los pines 2,3,6
y 7 con las salidas podemos hacer que no solo cuente en sistema decimal.

Esquema del 7493

El circuito integrado 7493 o subfamilia (74LS93, 74F93, 74S93, 74HCT93,..) es un contador que utiliza 4
flip-flops JK en modo de conmutacin, con entradas de reloj LK0 y LK1. La entrada de reloj CLK1
controla los flip-flops Q1, Q2 y Q3 por lo que para formar un contador de 4 bits modulo 16 hay que conectar
la salida del primer flip-flop Q0 con el pin LK1, quedando LK0 como la entrada de reloj del contador.
CI 74LS160Contador programable BCD con puesta a cero prioritaria.

Este circuito integrado es un contador programable de 4 bits con carga de datos paralelo. El reset es
asncrono. Dispone de una salida de acarreo para contajes en cascada, as como de dos entradas de control
del contaje.

Pines:

La relacin de pines de este integrado es la siguiente:

A, B, C, D: Pines de entrada de datos de preseleccin. Estos pines indican el valor de carga del contaje para
realizar un contaje programado. La carga de estos pines se hace de forma paralela y sncrona. A es el bit
de menor peso (LSB). Entradas sin inversin.

CLK: Pin de entrada de reloj. El avance del contaje se realiza con cada flanco ascendente de la seal de
reloj. Entrada sin inversin.

CLEAR: Pin de reset. Se trata de un reset asncrono, es decir, no se necesita que esta seal est sincronizada
en el tiempo con la seal de reloj. Entrada con inversin.

LOAD: Pin de carga de los datos de preseleccin. Cuando se da un flanco ascendente de la seal de reloj y
esta entrada tiene un nivel lgico bajo, se realiza la carga del dato de preseleccin de las entradas A...D al
interior del contador. Entrada con inversin.

ENT, ENP: Pines de entrada control de contaje. La combinacin del estado de estas dos entradas permite
el control del contaje. Entradas sin inversin.

QA, QB, QC, QD: Pines de salida del contaje. Estas salidas indican el valor del contaje. QA es el bit de menor
peso (LSB). Salidas sin inversin.

RCO: Pin de salida de sobrepasamiento. Cuando el contador se encuentra al mximo estado (1001) esta
seal pasar a estado lgico alto. Esta seal puede ser utilizada como seal de reloj para sucesivos
contadores en cascada. Esta seal se mantendr en valor alto mientras dure el estado mximo de contaje.
Salida sin inversin.

Funcionamiento:

Un nivel lgico bajo en la entrada CLEAR pone todas las salidas a valor lgico bajo. Para realizar la carga del
valor de las entradas de datos A, B ,C y D se deber meter un nivel lgico bajo en la entrada LOAD cuando
se d un flanco ascendente de la seal de reloj. La funcin de contaje esta deshabilitada mientras la
seal LOAD se encuentre a nivel lgico bajo. Si se carga el contador con un valor de contaje superior al
mximo (1001), el contador volver a la secuencia de contaje normal.

El contador dispone de dos entradas de habilitado del contaje (T y P), ste empieza cuando estas dos
entradas y la entrada de carga de los datos de preseleccin (LOAD) tengan un nivel lgico alto. Este y otros
funcionamientos se pueden observar en la siguiente tabla de funcin:
CI 74LS161

En este diagrama se ilustra la asignacin de las entradas y las salidas. Cuando se habilita la seal de carga,
las cuatro entradas de informacin se transfieren dentro de cuatro flip-flops internos QA a travs de QD, y
QD es el bit ms significativo. Hay dos entradas de habilitacin de cuenta llamadas P y T. Ambas deben ser
iguales a1 para que opere el contador. Para cargar la informacin de entrada, la entrada despejada debe
ser igual a 1 y la entrada de carga debe ser igual a 0. Las dos entradas de cuente tienen entradas no importa
y pueden ser iguales ya sea a 0 o 1. Los flip-flops internos dispararan en la transicin positiva del pulso del
reloj. El circuito funciona como un contador cuando la entrada de carga sea igual a 1 y ambas entradas de
cuenta P y T son iguales a 1. Si P o bien T pasa a 0, la salida no cambia. La salida de la cuenta que se lleva
es igual a 1. Cuando todas las cuatro salidas de informacin son iguales a 1.
CI 74LS193 Contador/Descontador de 4 bits programable.

Este circuito integrado es un contador/descontador programable de 4 bits con carga de datos paralelo.
Dispone de dos salida de sobrepasamiento para contajes en cascada, as como de dos entradas de
control del contaje, ascendente o descendente.

Pines:

La relacin de pines de este integrado es la siguiente:

UP: Pin de entrada de pulsos a contar de forma ascendente. El avance del contaje se realiza con cada
nivel lgico alto de esta seal. Entrada sin inversin.

DOWN: Pin de entrada de pulsos a contar de forma descendente. El avance del descontaje se realiza cada
nivel lgico alto de esta seal. Entrada sin inversin.

CLR: Pin de reset. Entrada sin inversin.

: Pin de carga de los datos de entrada. Cuando se da un flanco ascendente de la seal de reloj y
este pin tiene un nivel lgico bajo, se realiza la carga del dato de preseleccin de las entradas A, B, C y D.
Entrada con inversin.

QA, QB, QC, QD: Pines de salida del contaje. Estos pines indican el valor del contaje. QA es el bit de
menor peso (LSB). Salidas sin inversin.

: Pin de sobrepasamiento del contaje ascendente. Cuando el contador se encuentra en el mximo


estado (1111) esta seal pasar a estado lgico bajo. Esta seal se mantendr en valor bajo mientras
dure el estado mximo de contaje. Salida con inversin.

: Pin de sobrepasamiento del contaje descendente. Cuando el contador se encuentra en el mnimo


estado (0000) esta seal pasar a estado lgico bajo. Esta seal se mantendr en valor bajo mientras
dure el estado mnimo de contaje. Salida con inversin.

A, B, C, D: Pines de entrada de datos de entrada. Estos pines indican el valor de carga del contaje para
realizar un contaje programado. La carga de estos pines se hace de forma paralela y de forma sncrona. A
es el bit de menor peso (LSB). Entradas sin inversin.

Funcionamiento:

Un nivel lgico alto en la entrada CLR pone todas las salidas a valor lgico bajo. Para realizar la carga del
valor de las entradas de datos se deber meter un nivel lgico bajo en la entrada . La funcin de
contaje esta deshabilitada mientras la seal se encuentre a nivel lgico bajo. El contador
dispone de dos entradas de control del contaje (UP y DOWN), mediante las cuales se selecciona el tipo de
operacin a realizar, contaje o descontaje respectivamente. El contaje empieza cuando estos pines se
encuentran en los estados que indica la tabla de funcin as como el descontaje. Para saber cuando se ha
llegado al estado mximo del contaje o estado mnimo del contaje se disponen de dos pines de salida que
lo indican ponindose a nivel lgico bajo mientras dure el estado correspondiente ( y
respectivamente). Estos funcionamientos se pueden observar en la siguiente tabla de funcin.
2. A qu se denomina MODULO de un contador?. Disear un contador sncrono de mdulo 6 con el CI
74LS90.
Determinar la relacin que hay entre las frecuencias de las seales en las salidas de los flip-flop
con la frecuencia de la seal de reloj.

En electrnica digital, un contador es un circuito secuencial construido a partir de biestable y puertas


lgicas capaz de almacenar y contar los impulsos (a menudo relacionados con una seal de reloj), que
recibe en la entrada destinada a tal efecto, asimismo tambin acta como divisor de frecuencia.
Normalmente, el cmputo se realiza en cdigo binario, que con frecuencia ser el binario natural o el BCD
natural (contador de dcadas).

Clasificacin de los contadores de circuito secuencial

Segn la forma en que conmutan los nmeros, podemos hablar de contadores numeradores (todos
los nmeros conmutan a la vez, con una seal de reloj comn) o asncronos (el reloj no es comn y
los nmeros conmutan uno tras otro).
Segn el sentido de la cuenta, se distinguen en ascendentes, descendentes y UP-DOWN o
numricos

(alterna en ascendentes o descendentes segn la seal de control).

Segn la cantidad de nmeros que pueden contar, se puede hablar de contadores binarios de n bits
(cuentan todos los nmeros posibles de n bits, desde 0 hasta ), contadores BCD (cuentan del 0 al
9).

El nmero mximo de estados por los que pasa un contador se denomina mdulo del contador(Nmero
MOD). Este nmero viene determinado por la expresin 2^n donde n indica el nmero de bits del
contador. Ejemplo, un contador de mdulo 4 pasa por 4 estados, y contara del 0 al 3. Si necesitamos un
contador con un mdulo distinto de 2^n, lo que haremos es aadir un circuito combinacional.

Para crear un contador de mdulo 6, primero debemos de conectar el pin 5 a los cinco voltios y el pin 10
para dar energa el chip. Conectamos el pin 12 al pin 1 y conectamos tierra a los pines 6 y 7. Conectamos
el pin 2 al pin 9, y el pin 3 al pin 8. Poner en marcha la seal interna del reloj en el pin 14. La salida aparece
en QA, QB, QC. Usa el pin 8 para conectar la siguiente fase.
1
: =

1
0 : 0 = =
2 2
1
1 : 1 = =
4 4
1
2 : 2 = =
6 6
3. Explique el funcionamiento del CI 74LS93. Mediante el uso de las dos entradas de reloj (CLKA y
CLKB) y las dos entradas R0(1) y R0(2) se puede truncar la secuencia en cualquier valor entre 0 y 16.
Para cada una de las configuraciones mostradas indique la secuencia de conteo.

(NOTA: Solo es necesario conectar CLKA a la seal de reloj externa, ya que CLKB viene controlada
por Q0 en todos los casos).

Esquema del 7493

El circuito integrado 7493 o subfamilia (74LS93, 74F93, 74S93, 74HCT93,..) es un contador que utiliza 4
flip-flops JK en modo de conmutacin, con entradas de reloj LK0 y LK1. La entrada de reloj CLK1
controla los flip-flops Q1, Q2 y Q3 por lo que para formar un contador de 4 bits modulo 16 hay que conectar
la salida del primer flip-flop Q0 con el pin LK1, quedando LK0 como la entrada de reloj del contador.

Tambin tiene dos entradas de reset (RST0 y RST1) las cuales no se deben dejar desconectadas, porque sino
tendran un nivel alto 1 y provocaran un reset continuo en el contador.

La alimentacin en el caso particular de este circuito es de VCC +5V por el pin 5 y GND 0V por el pin 10.

Supuestamente este chip 74LS93 es un contador de 0 al 15 pero este posee una singularidad la existencia
de su pin de CLOCK B, para ello se deduce que este pin es para variar el nmero MOD de cada contador
sealado lneas arriba, por lo tanto se podra decir que:

o Para el primer contador se tiene que sus conexiones indican que contara de modo idntico al
contador de rizo y su nmero MOD-16.
o Para este caso se inhibe el momento cuando los pines Q1 y Q3 sean niveles altos lgicos por lo
tanto contara de 0 al 8 lo que significa MOD-8.
o Para este caso se inhiben los casos en que Q0 y Q2 sean niveles lgicos altos por lo tanto contara
de 0 al 4 por lo tanto es un contador MOD-4.
4. Para el circuito CI 74LS93, disear un contador mdulo 14. Realizar el diagrama de tiempos para la
seal de RELOJ mostrada y dibujar las formas de onda de salida (QA, QB, QC y QD) as como la
entrada al terminal RO1. Resalte la condicin de borrado de los flip flops.

Indique si en un circuito sncrono o asncrono.

Como se observo se diseo un modulo14, el cual se indica la imagen, y sus salidas son contadores sucesivos
del 0 al 13, en donde todo se inicia en 0000, luego cambia a 0001, 0010,0011,. 1100,1101

5.Para el CI 74LS193, cmo se determina la seal de conteo? Cul es la finalidad de las salidas /BORROW
y /CARRY ? .Qu ocurre cuando la carga y las entradas de RESET se activan simultneamente?. Cul de
las dos entradas tiene mayor prioridad?. Explique el modo de carga paralelo en el contador 74LS193

La funcin de contaje esta deshabilitada mientras la seal se encuentre a nivel lgico bajo. El
contador dispone de dos entradas de control del contaje (UP y DOWN), mediante las cuales se selecciona
el tipo de operacin a realizar, contaje o descontaje respectivamente. El contaje empieza cuando estos
pines se encuentran en los estados que indica la tabla de funcin as como el descontaje.
Para saber cundo se ha llegado al estado mximo del contaje o estado mnimo del contaje se disponen de
dos pines de salida que lo indican ponindose a nivel lgico bajo mientras dure el estado correspondiente
( y respectivamente)

/BORROW y /CARRY: La deteccin de desborde superior genera una seal activa de arrastre (CARRY).
La deteccin de desborde inferior genera una seal de salida de prstamo (BORROW).

El contador responder a las TPP en una de las dos entra- das de reloj. CP u es la entrada de reloj de conteo
ascendente. Cuando se apliquen los pulsos a esta entrada, el contador se incrementar (contar hacia
arriba) en cada TPP hasta llegar a un conteo mximo de 1111 j entonces se recicla a 0000 y vuelve a
comenzar. CPD es la entrada de reloj de conteo descendente. Cuando se apliquen los pulsos a esta entrada,
el contador decrementar (contar hacia abajo) en cada TPP hasta llegar a un conteo mnimo de 0000;
entonces se recicla a 1111 y vuelve a comenzar. De este modo, se usar una entrada de reloj para contar
en tanto que la otra est inactiva (se conserve en AL TO).

Qu ocurre cuando la carga y las entradas de RESET se activan simultneamente?

El contador LS193 detecta desborde superior (un conteo de 15 + 1) y desborde inferior (un conteo de 0
1). La deteccin de desborde superior genera una seal activa de arrastre (CARRY). La deteccin de
desborde inferior genera una seal de salida de prstamo (BORROW).

En este caso no importaran las entradas las salidas siempre estarn en 0.La ms importante ser el Reset
ya que cualquiera que sea el valor que tome la salida siempre ser 0. Para realizar la carga del valor de las
entradas de datos se deber meter un nivel lgico bajo en la entrada. Un nivel lgico alto en la entrada CLR
pone todas las salidas a valor lgico bajo por lo que ser necesario tenerla el CLR a un nivel bajo para no
activarla, con lo que se tendr las salidas pre ajustadas a las entradas.

Modo de carga paralelo:

Usando el pin Pl activado en bajo se obtiene una carga paralela


6. El circuito mostrado es un contador-divisor sncrono de 3 bits, que puede ser implementado
utilizando los
CI 74LS76 y 74LS00: Explique el funcionamiento del contador y cmo se trunca la
secuencia de conteo?
Qu papel hace la puerta NAND?
Introducir una seal de reloj y compare las salidas Q0, Q1 y Q2 respecto a esta seal de
reloj. Grafique estas seales en un cronograma de tiempos.

Bueno en el siguiente grafico se puede observar el circuito generador de tal forma de contador
conocido como: Contadores con Numero MOD <2 . A continuacin se presenta el circuito con las
formas de onda correspondiente:
La compuerta NAND alterara esta secuencia de 1 al 7 de la siguiente manera:

1) La salida NAND se conecta a las entradas LIMPIAR asncronas de cada Flip Flop. Mientras
que la salida de la compuerta NAND este en ALTO no tendr efecto sobre el contador. Pero
cuando cambie a BAJO borrara todos los FFs, lo cual provocara que el contador cambie de
inmediato al estudio 000.
2) Las entradas de la compuerta NAND son las salidas de los flip-flops B y C, por lo que la salida
de la compuerta NAND cambiara a BAJO siempre que B = C = 1.
Esta condicin se producir cuando el contador cambie del estado 101 al 110 en la NGT del
pulso de entrada 6. El nivel BAJO en la salida de la compuerta NAND borrara de inmediato
(por lo general, en unos cuantos nanosegundos) el contador para que quede en el estado
000. Una vez que se hayan borrado los FFs, la salida de la compuerta NAND cambiara de
vuelta al nivel ALTO, ya que la condicin B = C= 1 dejo de existir.
3) Por lo tanto, la secuencia de conteo es

CBA
000
001
010
011
100
101
110
7. ANALIZAR LOS CIRCUITOS (4) y (6) DEL CUESTIONARIO PREVIO Y LOS DE
LA PARTE EXPERIMENTAL Y VERIFICAR CON UN SIMULADOR DIGITAL
(PROTEUS u otros) EL FUNCIONAMIENTO DE ESTOS CIRCUITOS.
ANEXAR SUS ARCHIVOS DE SIMULACIN

Bueno en la parte experimental observamos una determinada cantidad de circuitos secuenciales


conocidos como contadores, para ello se presenta los diagramas simulados de las respectivas
partes de la experiencia enumeradas segn la gua de la siguiente forma:

1. Uso del CI 74LS90 como contador de 0 al 9:

2. Uso del CI 74LS93, aqu se observa los siguientes casos:


Contador de 3 bits
Contador de 4 bits

Contador BCD
Formas de onda en compuerta NAND

4. Uso del CI 74LS161


5. Uso del CI 74LS193