OBJETIVO GENERAL:

Interpretar tablas de verdad y mapas de Karnaugh, para disear y simular un

circuito de una funcin simplificada a su mnima expresin cannica. Para
posteriormente llevarlo a la prctica.

OBJETIVO ESPECFICO:
Usando circuitos integrados de la familia TTL, disear circuitos que comprueben la
minimizacin de las expresiones cannicas, y el mapa de Karnaugh y comprobar
los resultados.
Usar circuitos integrados de la familia TTL para la demostracin de las compuertas
lgicas llevadas a su mnima expresin, optimizando los costes, y el espacio.
 DIAGRAMA DE CONECTIVIDAD:

Materiales:
5 Circuitos integrados 74LS08N
2 Circuitos integrados 74LS032N
1 Circuito integrado 74LS04N
Placas Protoboard
Cable UTP
Fuente de 5V
Diodo LED
DIP SWITCH de 6 entradas
F (A, B, C, D, E)= M (1, 5, 6, 10, 20, 21, 23, 24) + X (27, 28, 29)

TABLA DE VERDAD

A B C D E S

0 0 0 0 0 0

0 0 0 0 1 1

0 0 0 1 0 0

0 0 0 1 1 0

0 0 1 0 0 0

0 0 1 0 1 1

0 0 1 1 0 1

0 0 1 1 1 0

0 1 0 0 0 0

0 1 0 0 1 0

0 1 0 1 0 1

0 1 0 1 1 0

0 1 1 0 0 0

0 1 1 0 1 0

0 1 1 1 0 0

0 1 1 1 1 0

1 0 0 0 0 0

1 0 0 0 1 0

1 0 0 1 0 0

1 0 0 1 1 0
 1 0 1 0 0 1

1 0 1 0 1 1

1 0 1 1 0 0

1 0 1 1 1 1

1 1 0 0 0 1

1 1 0 0 1 0

1 1 0 1 0 0

1 1 0 1 1 X

1 1 1 0 0 X

1 1 1 0 1 X

1 1 1 1 0 0

1 1 1 1 1 0

MAPA DE KARNAUGH

000 001 011 010 110 111 101 100

00
1 X 1
01
1 1 X 1
11
X 1
10
1 1

FUNCIN SIMPLIFICADA

S= ABDE+ ABCDE+ ABCDE+ ACD+ ABCE+ ABDE

 DESCRIPCIN GENERAL DE LA PRCTICA:

Despus de haber realizado la simulacin de las compuertas lgicas con

integrados (7408,7404 y 7432) para comprobar la optimizacin del mapa de
Karnaugh, apoyndonos de un programa para la simulacin de circuitos, en este
caso Multisim, procedimos con el ensamble del circuitos en las placas protoboard,
consiguiendo cada uno de los componentes necesarios para el funcionamiento del
circuito.

Basndonos en el diagrama creado en Multisim, se fue ensamblando paciente y

detalladamente, analizando cada parte del diagrama para no equivocarse,
ordenando los componentes en la placa de pruebas para su buena esttica y
optimizacin para apreciar con facilidad las conexiones entre cada puente, al
integrado e interruptores.
Finalmente se procedi a comprobar el buen funcionamiento y comportamiento del
circuito ensamblado segn su aplicacin de acuerdo a la tabla de verdad,
asegurando cada detalle que pudiera tener o errores posibles encontrados. As
luego de haber comprobado el correcto funcionamiento del circuito lgico damos
por concluido con satisfaccin esta prctica.

BASES TERICAS:
Mapas de Karnaugh:
El mapa de Karnaugh es un mtodo grfico para la representacin y minimizacin
de funciones booleanas. Se usa para simplificar funciones de 2, 3 y 4 variables,
pero puede extenderse satisfactoriamente a funciones de 5 y 6 variables.
Su operacin se basa en la combinacin de minitrminos los cuales difieren en
solo una variable, como AB + AB = A (B + B ) = A
Un mapa para una funcin de n variables consiste de 2n cuadros. Donde cada
cuadro representa a un minitrmino, adems entre los minitrminos de cuadros
adyacentes debe haber un solo cambio en una de sus variables.
Un mapa para una funcin de 2 variables tiene 22=4 cuadros, para 3 variables
23=8 cuadros, para 4 variables 24=16 y as sucesivamente.
La funcin se encuentra graficada en una cuadrcula donde las coordenadas son A
y B. En el eje horizontal la mitad derecha del mapa corresponde a la variable
afirmada A y la izquierda a su complemento A. Lo mismo sucede con la variable B
graficada en el eje vertical. Generalmente se acostumbra marcar la zona para
cada variable con su etiqueta correspondiente.

Si se desea graficar la expresin AB en el mapa se indica escribiendo un 1 en el

cuadro donde las variables A y B son comunes, como se muestra en la figura en
general cada cuadro impreso representa un trmino formado por el producto de
las variables comunes al cuadro.

Para simplificar el acomodo de las etiquetas correspondientes a cada zona se

indican las variables alfabticas en la parte superior izquierda del mapa, para el
ejemplo de una funcin de dos variables, A se grafica en el eje horizontal y B en el
eje vertical. Por ltimo las zonas se marcan con un nmero 0 1 como se muestra
en la sig. figura:
Un mapa para una funcin de tres variables se muestra en la siguiente figura y se
puede observar que existe fsicamente una variable modificada entre dos cuadros
adyacentes

Mapa de karnaugh para una funcin de 3 variables indicando la zona correspondiente a cada variable.

En la figura.5.5 aparece el mapa de Karnaugh con la distribucin acostumbrada.

En el eje horizontal se grafican simultneamente las variables A y B por este
motivo la etiqueta que aparece en la parte superior de cada columna es de dos
dgitos y dan las combinaciones 00, 01, 11 y 10.

Para graficar una expresin de cuatro variables tenemos que utilizar un mapa de
24=16 cuadros. En el eje horizontal se colocan las variables A y B, y en el eje
vertical las variables C y D. En la figura 5.6 se muestra un mapa de Karnaugh para
esta funcin, indicando la zona correspondiente a cada variable y sus etiquetas
numricas.

lgebra de Boole:
Una estructura matemtica, se construye a partir de un conjunto de elementos
sobre los que se definen unos operadores que permiten realizar operaciones en
ellos, estableciendo unos postulados o axiomas que relacionan tanto al conjunto
de elementos como al conjunto de operadores.
En cualquier estructura matemtica, los postulados son las hiptesis iniciales que
la definen y que no se demuestran. Estos postulados son el punto de partida para
deducir los teoremas y propiedades de dicha estructura. Se pueden utilizar
diferentes conjuntos de postulados para definir un lgebra de Boole, aunque uno
de los ms utilizados es el propuesto por Huntington en 1904.
Para la construccin de un lgebra de Boole, se parte de una estructura algebraica
(B, +, ), formada por un conjunto de elementos B y dos operaciones definidas en
el mismo, denominadas + y (suma y producto). Se dice que es un lgebra de
Boole si cumple los siguientes axiomas, tambin conocidos como postulados de
Huntington:
Postulado I. El conjunto B es cerrado con respecto a las dos operaciones. Es
decir, se cumple que
Postulado II. Existe un elemento identidad en las dos operaciones. En la operacin
+ el elemento identidad es el 0 y en la operacin es el 1, cumplindose que

Postulado III. Las dos operaciones cumplen la propiedad conmutativa. Es decir, se

cumple que

Postulado IV. Cada operacin es distributiva con respecto a la otra. Es decir, se cumple
que

Familia Lgica TTL:

La familia lgica TTL (Transistor Transistor Logic) es una de las ms populares,
siendo ampliamente utilizada en el rango SSI y MSI debido a su buena velocidad,
a su flexibilidad lgica y a su gran nmero de bloques funcionales integrados
disponibles.
Es una familia de lgica saturable construida con tecnologa bipolar en la que sus
transistores trabajan en corte y saturacin. Para saturar a un transistor bipolar se
requiere una considerable corriente de base lo cual aumenta el consumo. Para
que un transistor bipolar pase del estado de saturacin al de corte se debe
eliminar previamente el exceso de portadores de carga acumulada en su base, lo
que aumenta los tiempos de conmutacin.
Precauciones en el diseo de sistemas con tecnologa TTL:

Alimentacin. La alimentacin debe ser regulada para que est

comprendida entre 4,75 V y 5,25 V. Evitando lazos cerrados de corriente.
 Desacoplo. En sistemas combinacionales se debe colocar un condensador
de desacoplo comprendido entre 10 y 100 nF por cada cinco encapsulados.
Hilos o pistas de conexin. Estos hilos o pistas deben tener una longitud
inferior a 25 cm.
Entradas no utilizadas. Nunca se deben dejar al aire o sin conectar
entradas de dispositivos lgicos ya que son fuentes de ruido al actuar como
antenas.
Entradas con nivel fijo. Para forzar una entrada a nivel bajo slo se debe
conectar a masa, sin embargo para forzarla a nivel alto no es aconsejable
conectarla directamente a VCC ya que si esta alimentacin supera el valor
de 5,5 V puede provocar la destruccin de la puerta por ruptura de la
entrada.

CONCLUSN GENERAL DEL EQUIPO:

De acuerdo con la prctica realizada, nos dimos cuenta de la complejidad al
momento de conectar los circuitos integrados ya que al momento de montar los
componentes se debe estar seguro que se analiz y sigui el diagrama
correctamente, ya que estos circuitos integrados son muy delicados y pueden
llegar a daarse. Pero a su vez pudimos observar como con stos tenemos a la
mano con sencillez compuertas lgicas para poder comprobar con las tablas de
verdad la funcin Booleana que anteriormente en clase habamos simplificado y
as ampliar y reforzar los conocimientos anteriormente ya adquiridos en clase.
BIBLIOGRAFA:

Acha, S., Castro, M. A., Prez, J., & Rioseras, M. A. (2006). Electrnica Digital. Introduccin a la
Lgica Digital. Ra-Ma.